本发明涉及半导体技术领域，尤其涉及一种功率半导体模块衬底及功率半导体模块。
背景技术：
单个功率半导体芯片的通流能力有限，为扩展功率半导体模块的功率处理能力，大容量的功率半导体模块内部通常采用多芯片并联的方式组成桥臂开关。在每个桥臂开关中，为实现电流的双向流动或降低损耗，并联的芯片通常采用可由控制电极控制其开关状态的晶体管芯片和具有单向导通能力的二极管芯片，其中，晶体管芯片和二极管芯片在其功率电极并联。
对于具有控制电极的晶体管芯片，具有4芯片的功率半导体模块内部的芯片驱动电路的布局如图1所示。晶体管芯片120和二极管芯片130分两排布置，同类芯片布置于一排内。这种布置方式的优点是：连接晶体管芯片120的信号端子121和功率半导体模块的辅助金属敷层110的连接装置140(绑定线)长度一致，能够降低连接装置140造成的杂散参数不均程度。由于连接装置的杂散参数占功率半导体模块的芯片驱动回路的总杂散参数的比值较大，因此，这种布局方式能够均衡芯片驱动回路的杂散参数。
但是，这种布局方式为降低栅极辅助金属敷层造成的杂散参数不均程度，会尽量减小芯片间距。而在功率半导体模块运行过程中，因同类芯片的工作状态相同，会同时产生热量，较小的芯片间距会增加芯片间热耦合程度，从而限制功率半导体模块的最大输出功率。另外，还可能在过流等故障状态下，增大芯片的最大结温，影响功率半导体模块的可靠性。
因此，针对现有的功率半导体模块的晶体管芯片的热耦合程度大、杂散参数不一致的问题，需要提供一种具有低热耦合程度并且能够均衡晶体管芯片的杂散参数的功率半导体模块衬底及功率半导体模块。
技术实现要素：
为解决上述问题，本发明提供一种功率半导体模块衬底及功率半导体模块，其功率开关的布局方式能够降低功率开关的各个芯片之间的热耦合程度、均衡功率开关的各个芯片之间的杂散参数，提高功率半导体模块的可靠性和输出功率。
为实现上述目的，本发明提供了一种功率半导体模块衬底，包括第一桥臂单元，第一桥臂单元包括沿第一方向依次设置的第一功率金属敷层、第一辅助金属敷层和第二功率金属敷层；第二功率金属敷层设有第一功率开关，第一功率金属敷层通过第一功率开关与第二功率金属敷层导电连接；第一辅助金属敷层与第一功率金属敷层、第二功率金属敷层绝缘设置，并且与第一功率开关信号连接；其中，
第一功率开关包括第一开关组、第二开关组、第三开关组和第四开关组，第一开关组、第二开关组、第三开关组和第四开关组依次沿第二方向并排设置，开关组分别包括沿第一方向设置并且相互连接的晶体管芯片和二极管芯片，第一开关组的晶体管芯片和第三开关组的晶体管芯片分别靠近第一辅助金属敷层设置，第二开关组的晶体管芯片和第四开关组的晶体管芯片分别远离第一辅助金属敷层设置。
进一步地，还包括第二桥臂单元，第二桥臂单元包括沿第一方向依次设置的第三功率金属敷层、第二辅助金属敷层和第四功率金属敷层；第三功率金属敷层设有第二功率开关，第三功率金属敷层通过第一功率开关与第二功率金属敷层导电连接，第四功率金属敷层通过第二功率开关与第三功率金属敷层导电连接；第二辅助金属敷层与第三功率金属敷层、第四功率金属敷层绝缘设置，并且与第二功率开关信号连接；其中，
第二功率开关包括第五开关组、第六开关组、第七开关组和第八开关组，第五开关组、第六开关组、第七开关组和第八开关组依次沿第二方向并排设置，开关组分别包括沿第一方向设置并且相互连接的晶体管芯片和二极管芯片，第五开关组的晶体管芯片和第七开关组的晶体管芯片分别靠近第二辅助金属敷层设置，第六开关组的晶体管芯片和第八开关组的晶体管芯片分别远离第二辅助金属敷层设置。
进一步地，晶体管芯片和二极管芯片沿第一方向分别设有两组功率电极，晶体管芯片和二极管芯片相互靠近的一端的功率端子用于相互连接，晶体管芯片和二极管芯片相互远离的一端的功率端子用于与功率金属敷层导电连接。
进一步地，晶体管芯片设有控制电极，第一辅助金属敷层通过晶体管芯片的控制电极与第一开关组、第二开关组、第三开关组和第四开关组信号连接。
进一步地，第一辅助金属敷层上设有第一栅极信号端子，第一开关组和第二开关组的晶体管芯片的控制电极分别相对设置，第三开关组和第四开关组的晶体管芯片的控制电极分别相对设置；第二开关组的晶体管芯片的控制电极与第一开关组的晶体管芯片的控制电极连接后与第一辅助金属敷层信号连接；第四开关组的晶体管芯片的控制电极与第三开关组的晶体管芯片的控制电极连接后与第一辅助金属敷层信号连接。
进一步地，第一功率金属敷层上与第一控制端子对应的位置设有第一发射极信号端子。
进一步地，晶体管芯片设有控制电极，第二辅助金属敷层通过晶体管芯片的控制电极与第五开关组、第六开关组、第七开关组和第八开关组信号连接。
进一步地，第二辅助金属敷层上设有第二栅极信号端子，第五开关组和第六开关组的晶体管芯片的控制电极分别相对设置，第七开关组和第八开关组的晶体管芯片的控制电极分别相对设置；第六开关组的晶体管芯片的控制电极与第五开关组的晶体管芯片的控制电极连接后与第二辅助金属敷层信号连接，第八开关组的晶体管芯片的控制电极与第七开关组的晶体管芯片的控制电极连接后与第一辅助金属敷层信号连接。
进一步地，第四金属敷层上与第二控制端子对应的位置设有第二发射极信号端子。
本发明还提供了一种功率半导体模块，包括上述的功率半导体模块衬底。
本发明的功率半导体模块衬底及功率半导体模块，其每个桥臂单元的功率开关的四组开关组内的晶体管芯片和半导体芯片均交替布置，能够有效均衡开关过程中并联的功率开关的各个芯片的功率电流，降低功率开关的各个芯片之间的热耦合程度，均衡功率开关的各个芯片之间的杂散参数，从而降低功率半导体模块在高速开关时的误触发风险，提高功率半导体模块运行可靠性，并且提高功率半导体模块的输出功率。
附图说明
图1为现有技术功率半导体模块衬底的结构示意图；
图2为本发明功率半导体模块衬底的结构示意图；
图3为本发明第一桥臂单元的功率开关的排列结构图；
图4为本发明第二桥臂单元的功率开关的排列结构图。
具体实施方式
下面，结合附图，对本发明的结构以及工作原理等作进一步的说明。
如图2-4所示，本发明实施例提供了一种功率半导体模块衬底，包括第一桥臂单元和第二桥臂单元。其中，第一桥臂单元包括沿第一方向(第一方向为图2-4中由上至下的方向)依次设置的第一功率金属敷层210、第一辅助金属敷层230和第二功率金属敷层220。第一功率金属敷层210靠近第二功率金属敷层220的一侧设有第一镂空结构，第一辅助金属敷层230位于第一镂空结构内。第一辅助金属敷层230与第一功率金属敷层210、第二功率金属敷层220绝缘设置。第二桥臂单元包括沿第一方向依次设置的第三功率金属敷层240、第二辅助金属敷层260和第四功率金属敷层250。第四功率金属敷层250靠近第三功率金属敷层240的一侧设有第二镂空结构，第二辅助金属敷层260位于第二镂空结构内。第二辅助金属敷层260与第三功率金属敷层240、第四功率金属敷层250绝缘设置。第一功率金属敷层210上设有功率电流的输出端子211，第二功率金属敷层220和第四功率金属敷层250上分别设有功率电流的输入端子221,251。
如图2-3所示，在本发明实施例中，在第二功率金属敷层220上设有第一功率开关，第一功率金属敷层210通过第一功率开关与第二功率金属敷层220导电连接。第一辅助金属敷层230与第一功率开关信号连接，用于控制第一功率开关的工作状态，即控制第一功率开关处于正向导通模式还是处于正向阻断模式。
具体地，第一功率开关包括第一开关组271、第二开关组272、第三开关组273和第四开关组274，第一开关组271、第二开关组272、第三开关组273和第四开关组274依次沿第二方向(第二方向为图2-4中由左至右的方向)并排设置，每组开关组内均包括一对沿第一方向设置并且相互连接的晶体管芯片2711,2721,2731,2741和二极管芯片2712,2722,2732,2742。其中，第一开关组271的晶体管芯片2711和第三开关组273的晶体管芯片2731分别靠近第一辅助金属敷层230设置，第二开关组272的晶体管芯片2721和第四开关组274的晶体管芯片2741分别远离第一辅助金属敷层230设置。第一开关组271的二极管芯片2712和第三开关组273的二极管芯片2732分别远离第一辅助金属敷层230设置，第二开关组272的二极管芯片2722和第四开关组274的二极管芯片2742分别靠近第一辅助金属敷层230设置。
如图2、4所示，在本发明实施例中，第三功率金属敷层240通过第一功率开关与第二功率金属敷层220导电连接。第三功率金属敷层240设有第二功率开关，第四功率金属敷层250通过第二功率开关与第三功率金属敷层240导电连接。第二辅助金属敷层260与第二功率开关信号连接，用于控制第二功率开关的工作状态，即控制第二功率开关处于正向导通模式还是处于正向阻断模式。
具体地，第二功率开关的排列结构与第一功率开关的排列结构相同且对称设置。第二功率开关包括第五开关组281、第六开关组282、第七开关组283和第八开关组284，第五开关组281、第六开关组282、第七开关组283和第八开关组284依次沿第二方向并排设置，每组开关组内均包括一对沿第一方向设置并且相互连接的晶体管芯片2811,2821,2831,2841和二极管芯片2812,2822,2832,2842。其中，第五开关组281的晶体管芯片2811和第七开关组283的晶体管芯片2831分别靠近第二辅助金属敷层260设置，第六开关组282的晶体管芯片2821和第八开关组284的晶体管芯片2841分别远离第二辅助金属敷层260设置。第五开关组281的二极管芯片2812和第七开关组283的二极管芯片2832分别远离第二辅助金属敷层260设置，第六开关组282的二极管芯片2822和第八开关组284的二极管芯片2842分别靠近第二辅助金属敷层260设置。
由于单个桥臂单元的功率开关在一般工作模式下，每组开关组内的晶体管芯片和与其连接的二极管芯片不会同时导通电流，每组开关组内的晶体管芯片与二极管芯片不会同时产生热量。因此，这种排列结构可以在通过增加每个功率开关的各个晶体管芯片之间和各个二极管芯片之间的间距，减小各个晶体管芯片之间和各个二极管芯片之间的热耦合程度，均衡各个芯片的温度，提高功率半导体模块的功率密度和运行可靠性。
在本发明实施例中，晶体管芯片2711,2721,2731,2741,2811,2821,2831,2841和二极管芯片2712,2722,2732,2742,2812,2822,2832,2842的上表面沿第一方向分别设有两组功率电极，晶体管芯片2711,2721,2731,2741,2811,2821,2831,2841和二极管芯片2712,2722,2732,2742,2812,2822,2832,2842相互靠近的一组的功率电极用于相互连接，其相互远离的一组的功率电极用于与功率金属敷层导电连接。具体地，晶体管芯片2711,2721,2731,2741,2811,2821,2831,2841和二极管芯片2712,2722,2732,2742,2812,2822,2832,2842、功率金属敷层和晶体管芯片2711,2721,2731,2741,2811,2821,2831,2841或二极管芯片2712,2722,2732,2742,2812,2822,2832,2842分别通过连接装置292连接。其中，连接装置292可以为绑定线。此时，第一功率金属敷层210形成第一功率电势区，第二功率金属敷层220形成第二功率电势区，第三功率金属敷层240形成第三功率电势区，第四功率金属敷层250形成第四功率电势区，第一辅助金属敷层230和第二辅助金属敷层260分别形成辅助电势区。
在本发明实施例中，晶体管芯片2711,2721,2731,2741,2811,2821,2831,2841分别设有控制电极291，如图2-4所示，第一辅助金属敷层230通过晶体管芯片2711,2721,2731,2741的控制电极291与第一开关组271、第二开关组272、第三开关组273和第四开关组274信号连接。第二辅助金属敷层260通过晶体管芯片2811,2821,2831,2841的控制电极291与第五开关组281、第六开关组282、第七开关组283和第八开关组284信号连接。
其中，第一辅助金属敷层230上设有第一栅极信号端子231，第一栅极信号端子231设置于沿第一方向与第四开关组274相对的位置，第一开关组271和第二开关组272的晶体管芯片2711,2721的控制电极291分别相对设置，第三开关组273和第四开关组274的晶体管芯片2731,2741的控制电极291分别相对设置。第二辅助金属敷层260上设有第二栅极信号端子261，第二栅极信号端子261设置于沿第一方向与第六开关组282相对的位置，第五开关组281和第六开关组282的晶体管芯片2811,2821的控制电极291分别相对设置，第七开关组283和第八开关组284的晶体管芯片2831,2841的控制电极291分别相对设置。第一栅极信号端子231和第二栅极信号端子261分别用于连接栅极信号。
具体地，第二开关组272的晶体管芯片2721的控制电极291与第一开关组271的晶体管芯片2711的控制电极291串联后与第一辅助金属敷层230信号连接，即连接顺序依次为第一辅助金属敷层230、第一开关组271的晶体管芯片2711的控制电极291、第二开关组272的晶体管芯片2721的控制电极291。第四开关组274的晶体管芯片2741的控制电极291与第三开关组273的晶体管芯片2731的控制电极291通过统一连接装置292连接后与第一辅助金属敷层230信号连接，即连接顺序依次为第一辅助金属敷层230、第三开关组273的晶体管芯片2731的控制电极291、第四开关组274的晶体管芯片2741的控制电极291。第六开关组282的晶体管芯片2821的控制电极291与第五开关组281的晶体管芯片2811的控制电极291通过统一连接装置292连接后与第二辅助金属敷层260信号连接，即连接顺序依次为第二辅助金属敷层260、第五开关组281的晶体管芯片2811的控制电极291、第六开关组282的晶体管芯片2821的控制电极291。第八开关组284的晶体管芯片2841的控制电极291与第七开关组283的晶体管芯片2831的控制电极291通过统一连接装置292连接后与第一辅助金属敷层230信号连接，即连接顺序依次为第二辅助金属敷层260、第七开关组283的晶体管芯片2831的控制电极291、第六八开关组的晶体管芯片2841的控制电极291。
在本发明实施例中，连接装置292可以为绑定线，为了能够使绑定线的长度尽量短，以降低杂散参数，控制电极291与第一辅助金属敷层230或第二辅助金属敷层260连接的绑定线应尽量沿第一方向设置，此时，第一辅助金属敷层230和第二辅助金属敷层260的两端应尽量至少延伸至与每个功率开关的位于外侧的两个晶体管芯片的控制电极291正对的位置。将每两个相邻的晶体管芯片的控制电极291作为一组，串联后通过位于内侧的晶体管芯片的控制电极291与辅助金属敷层连接，可以减小金属敷层的长度，并且减小两端的晶体管芯片与功率金属敷层连接的连接线的长度，均衡并联芯片间驱动回路的杂散参数。
在本发明实施例中，第一功率金属敷层210上与第一栅极信号端子231对应的位置设有第一发射极信号端子212，用于连接发射极信号。第四金属敷层上与第二栅极信号端子261对应的位置设有第二发射极信号端子252，用于连接发射极信号。其中，第一发射极信号端子212应尽量靠近第一栅极信号端子231设置，第二发射极信号端子252应尽量靠近第二栅极信号端子261设置。
本发明实施例还提供了一种功率半导体模块，包括本发明实施例的功率半导体模块衬底。
以上，仅为本发明的示意性描述，本领域技术人员应该知道，在不偏离本发明的工作原理的基础上，可以对本发明作出多种改进，这均属于本发明的保护范围。