改善背面硅单晶的外延片的制备方法、外延片和半导体器件与流程

本发明涉及一种改善背面硅单晶的外延片的制备方法、外延片和半导体器件。
背景技术：
对于半导体器件来说，需要外延层具有完美的晶体结构，而且对外延层的厚度、导电类型、电阻率及电阻均匀性等方面均有一定的要求。除此之外，越来越多的产品对外延片背面的要求越来越高，因为其直接影响到后道产品的光刻加工，外延片背面有瑕疵容易造成散焦的问题。外延片背面瑕疵例如：外延片背面硅晶点、刮伤、色差等，这些都直接影响后道ic制程。由于大多外延片产品是由后道产品应用所决定，越来越多的电路与电子元件需要在外延片上制作完成，例如powermos、nmos、cmos和superjunction等。随着集成电路设计朝向线宽变窄、光刻技术要求越来越高的发展趋势，对于外延产品要求也不断苛刻。改善外延片背封结构，使外延片更加适用于更多后道光刻加工成为了主要问题。如图1所示，一种外延片，由于在外延过程中衬底片高温受热，衬底边缘背封二氧化硅极容易与氢气反应还原成硅单晶，穿出二氧化硅层。另外，由于晶片背面边缘需要经过酸腐蚀，将其倒角和边缘蚀刻干净，因此，晶片背面边缘二氧化硅的厚度会相应的变薄。同时，晶片在外延过程中高温受热，边缘会略微翘起不会与承载盘紧密贴合，这样反应气体氢气就会渗透进去与二氧化硅反应将其还原成硅单晶。外延片生产过程中，尤其是气相外延的生产方法中，这种如何避免晶片背面边缘氢气和二氧化硅反应成硅单晶成为外延片生产的难点。理论上，正常外延片生产完成应该很平整。但是，现实是晶片的周围全部翘起来，呈现u型结构，如果温度控制不佳，晶片边缘翘曲更多，外延片背面硅单晶点状况会更严重。外延片背面的状况同样是外延生产企业实力的重要指标之一，是一种制程能力高低的衡量指标。因此，改善外延片背面硅单晶现象是亟待解决的问题。技术实现要素：本发明为解决上述技术问题，提供一种改善背面硅单晶的外延片的制备方法、外延片和半导体器件。为实现以上目的，本发明通过以下技术方案实现：一种改善背面硅单晶的外延片的制备方法，外延层生长前，首先在承载盘表面覆盖一层多晶硅。根据本发明的一个实施方案，所述的承载盘表面覆盖的多晶硅的厚度为0.5～1微米。根据本发明的一个实施方案，所述的外延片的衬底为n型掺杂，超重掺。根据本发明的一个实施方案，所述的衬底n型杂质原子为砷原子。根据本发明的一个实施方案，所述的砷原子的掺杂浓度1.2×1019～2.2×1019。根据本发明的一个实施方案，所述的衬底为直拉单晶制造法制得。根据本发明的一个实施方案，所述的衬底的背面设置一层二氧化硅背封，二氧化硅背封的厚度为根据本发明的一个实施方案，所述的外延片的外延层为n型掺杂，重掺。根据本发明的一个实施方案，所述的n型掺杂有磷、砷或锑中的至少一种元素。根据本发明的一个实施方案，所述的n型掺杂原子为磷原子，磷原子的掺杂浓度5×1015～5.5×1015cm3。根据本发明的一个实施方案，所述的外延层为化学气相沉积制得。一种外延片，该外延片由上述方法制得。根据本发明的一个实施方案，所述的外延片的外延层的厚度为4～20微米。根据本发明的一个实施方案，所述的外延层的厚度为7.5微米。一种半导体器件，包括上述外延片。本发明在外延生长前，先在承载盘表面覆盖一层多晶硅，将其晶片背面边缘与承载盘之间的间隙密封起来，使其氢气无法进入晶片背面边缘从而硅单晶点会变少，状况会得到改善。背面较佳的外延片在后续工艺过程中，会大大增加器件的良率，降低工艺成本及提高集成电路产品品质。外延片的外延层的厚度为4～20微米，超过这个厚度区间，承载盘上长多晶硅也无法避免晶片背面长多晶点。按照本发明技术方案生产的外延片，可以完全抑制外延片背面单晶硅点的生长。附图说明图1为
背景技术：
中衬底背面边缘硅单晶的示意图；图2为外延片的结构示意图；其中，1-衬底，2-二氧化硅背封，3-外延层；图3为本发明的结构示意图。具体实施方式下面结合附图对本发明进行详细的描述：实施例1如图3所示，本实施例改善背面硅单晶的外延片的制备方法，外延层生长前，首先在承载盘6表面覆盖一层多晶硅5，该层多晶硅5将外延片4背面边缘与承载盘6之间的间隙密封起来，使外延层生长时氢气无法进入外延片4背面边缘，从而减少外延片4背面的硅单晶点。所述的多晶硅5的厚度为0.5微米。所述的外延片4的衬底为n型掺杂，超重掺。所述的衬底n型杂质原子为砷原子。所述的砷原子的掺杂浓度1.2×1019cm3。所述的衬底为直拉单晶制造法制得。如图2所示，所述的衬底的背面设置一层二氧化硅背封，二氧化硅背封的厚度为4000a°。所述的外延片4的外延层为n型掺杂，重掺。所述的n型掺杂有磷、砷或锑中的至少一种元素。所述的n型掺杂原子为磷原子，磷原子的掺杂浓度5×1015cm3。所述的外延层为化学气相沉积制得。所述的外延片4的外延层的厚度为4微米。实施例2如图3所示，本实施例改善背面硅单晶的外延片的制备方法，外延层生长前，首先在承载盘6表面覆盖一层多晶硅5，该层多晶硅5将外延片4背面边缘与承载盘6之间的间隙密封起来，使外延层生长时氢气无法进入外延片4背面边缘，从而减少外延片4背面的硅单晶点。所述的多晶硅5的厚度为1微米。所述的外延片4的衬底为n型掺杂，超重掺。所述的衬底n型杂质原子为砷原子。所述的砷原子的掺杂浓度2.2×1019cm3。所述的衬底为直拉单晶制造法制得。如图2所示，所述的衬底的背面设置一层二氧化硅背封，二氧化硅背封的厚度为5000a°。所述的外延片4的外延层为n型掺杂，重掺。所述的n型掺杂有磷、砷或锑中的至少一种元素。所述的n型掺杂原子为磷原子，磷原子的掺杂浓度5.5×1015cm3。所述的外延层为化学气相沉积制得。所述的外延片4的外延层的厚度为20微米。实施例3如图3所示，本实施例改善背面硅单晶的外延片的制备方法，外延层生长前，首先在承载盘6表面覆盖一层多晶硅5，该层多晶硅5将外延片4背面边缘与承载盘6之间的间隙密封起来，使外延层生长时氢气无法进入外延片4背面边缘，从而减少外延片4背面的硅单晶点。所述的多晶硅5的厚度为0.7微米。所述的外延片4的衬底为n型掺杂，超重掺。所述的衬底n型杂质原子为砷原子。所述的砷原子的掺杂浓度2.0×1019cm3。所述的衬底为直拉单晶制造法制得。如图2所示，所述的衬底的背面设置一层二氧化硅背封，二氧化硅背封的厚度为4500a°。所述的外延片4的外延层为n型掺杂，重掺。所述的n型掺杂有磷、砷或锑中的至少一种元素。所述的n型掺杂原子为磷原子，磷原子的掺杂浓度5.25×1015cm3。所述的外延层为化学气相沉积制得。所述的外延片4的外延层的厚度为7.5微米。表1为为外延片的外延层的厚度值，取五个样本，每个样本各取值九次并取平均值，取五个样本，每个样本各取值九次并取平均值，均匀性是指晶片外延层上取值五次计算均匀性，公式：(最大-最小)/(最大+最小)：外延片123456789平均值均匀性17.5647.5777.5527.5307.5897.6647.5327.6307.5717.5790.88％27.4147.5387.5317.4687.4947.5567.4997.5337.4827.5020.95％37.5357.5487.5027.4417.4737.5147.4637.5137.4737.4960.71％47.5007.5377.4997.4477.4747.5087.4657.5147.4777.4910.60％57.5597.5807.5907.6867.5947.5937.5497.5697.5747.5880.90％表2为外延片的外延层的电阻率(由掺杂浓度换算而来)，取五个样本，每个样本各取值九次并取平均值：上述两个表显示根据本实施例制备的外延层厚度和阻值均匀性均很好。表3所示为在承载盘6上生长多晶硅5，多晶硅5厚度越厚外延片4背面硅单晶点越少越轻微。无多晶硅5，背面硅单晶点聚集在距离晶片边缘5～10mm，整圈非常致密；长0.5微米多晶硅5，背面硅单晶点聚集在距离晶片边缘1～3m，几乎不可见；长1微米多晶硅5，背面硅单晶点基本不可见。表3实施例4本实施例半导体器件，包括由实施例1、2或3制备的外延片4。本发明中的实施例仅用于对本发明进行说明，并不构成对权利要求范围的限制，本领域内技术人员可以想到的其他实质上等同的替代，均在本发明保护范围内。当前第1页12