包括加热元件的芯片结构的制作方法

本申请要求于2017年8月16日在韩国知识产权局提交的韩国专利申请no.10-2017-0103828的优先权的利益，该申请的公开以引用方式全文并入本文中。

本发明构思涉及一种芯片结构，并且更具体地说，涉及一种包括能够加热图像传感器的像素阵列区的加热元件的芯片结构。

背景技术：

将入射光转换为电信号以形成图像数据的图像传感器不仅可用于诸如数码相机、移动电话的相机、便携式摄像机等的普通消费者的电子装置中，而且可用于安装在车辆、安全装置、机器人等上的相机中。因为图像传感器可被小型化，并且具有高分辨率，因此进行致力于满足这种图像传感器的小型化和高分辨率的需求的各种研究。

技术实现要素：

本发明构思的一方面可提供一种包括多个芯片的芯片结构。

本发明构思的一方面可提供一种包括加热元件的芯片结构。

根据本发明构思的一方面，提供了一种芯片结构。该芯片结构包括：第一下芯片结构；以及上芯片结构，其位于第一下芯片结构上并且具有像素阵列区。第一下芯片结构包括：第一下半导体衬底，其具有彼此相对的第一侧和第二侧；第一部分，其位于第一下半导体衬底的第一侧上；以及第二部分，其位于第一下半导体衬底的第二侧上，第一下芯片结构的第一部分包括栅极布线，第一下芯片结构的第二部分包括第二侧布线和加热元件，并且加热元件与第二侧布线在同一平面上，并且加热元件的长度大于第二侧布线的长度。

根据本发明构思的一方面，提供了一种芯片结构。该芯片结构包括：下半导体衬底，其具有彼此相对的第一侧和第二侧；第一部分，其位于下半导体衬底的第一侧上，并且具有栅极布线；以及第二部分，其位于下半导体衬底的第二侧时，并且具有第二侧布线和加热元件。加热元件与第二侧布线在同一平面上，并且加热元件的长度大于第二侧布线的长度。

根据本发明构思的一方面，提供了一种芯片结构。该芯片结构包括：下芯片结构，其具有布线和加热元件，加热元件与布线在同一平面上，并且加热元件的长度大于布线的长度；以及上芯片结构，其布置在下芯片结构上，并且具有像素阵列区。加热元件与像素阵列区的一部分重叠。布线的排列密度和加热元件的排列密度被构造为减小像素阵列区的不同区域之间的温差。

根据本发明构思的一方面，提供了一种芯片结构操作方法。该芯片结构操作方法包括以下步骤：操作包括温度传感器、加热元件和像素阵列区的芯片结构；通过利用温度传感器感测像素阵列区中的温度来确定像素阵列区中的高温区和低温区；以及利用加热元件加热像素阵列区中的低温区。

附图说明

将从下面结合附图的详细描述中更加清楚地理解本发明构思的以上和其它方面、特征和其它优点，其中：

图1是示意性地示出根据本发明构思的一些实施例的芯片结构的透视图；

图2是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的透视图；

图3是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的纵剖视图；

图4是示意性地示出芯片结构的一部分的剖面区域的框图，以示出根据本发明构思的一些实施例的芯片结构的示例；

图5是示出根据本发明构思的一些实施例的芯片结构的示例性示例的平面图；

图6是示意性地示出根据本发明构思的一些实施例的芯片结构的放大部分的平面图；

图7是示意性地示出根据本发明构思的一些实施例的芯片结构的放大部分的剖视图；

图8是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的透视图；

图9是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的透视图；

图10是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的纵剖视图；

图11是示意性地示出芯片结构的一部分的剖面区域的框图，以示出根据本发明构思的一些实施例的芯片结构的示例；

图12是示出根据本发明构思的一些实施例的芯片结构的示例的平面图；

图13是示意性地示出根据本发明构思的一些实施例的芯片结构的放大部分的平面图；

图14是示出根据本发明构思的一些实施例的芯片结构的操作方法的流程图；

图15是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的透视图；

图16是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的纵剖视图；

图17是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的透视图；

图18是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的透视图；

图19是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的透视图；

图20是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的纵剖视图；

图21是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的透视图；

图22是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的透视图；

图23是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的纵剖视图；

图24是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的纵剖视图；以及

图25是示意性地示出根据本发明构思的一些实施例的芯片结构的示例的纵剖视图。

具体实施方式

下文中，将参照附图描述本发明构思的示例实施例。

应该理解，当元件被称作“连接”或“耦接”至另一元件时，其可直接连接至或耦接至所述另一元件，或者可存在中间元件。相反，当元件被称作“直接连接”或“直接耦接”至另一元件时，不存在中间元件。应该按照相同的方式解释其它用于描述元件或层之间的关系的词语(例如，“在……之间”与“直接在……之间”、“邻近”与“直接邻近”、“在……上”与“直接在……上”等)。

包括光电元件(例如，光电二极管)的图像传感器可安装在电子装置上或中。例如，图像传感器可作为形成有逻辑芯片的2层(2-stack)cmos图像传感器封装件安装在电子装置上，或者可作为形成有逻辑芯片和dram芯片的3层cmos图像传感器封装件安装在电子装置上。然而，图像传感器可受来自诸如逻辑芯片的邻近芯片的热的影响。因为邻近芯片产生的热在整个像素阵列上可不均匀地传递，所以像素阵列的一些区域或区可具有相对高温，并且像素阵列的一些区域或区可具有相对低温。响应于入射光通过光电元件产生的电荷取决于温度。结果，像素阵列上的温度差距可导致图像失真。本发明构思的一些实施例源于对以下情况的认识：邻近像素阵列的芯片结构可包括布线和加热元件二者，并且布线和加热元件的排列密度可分别被构造为减小像素阵列的区或区域上的温差。通过减小像素阵列上的温度变化，可减小图像失真和错误。

将参照图1描述根据示例实施例的芯片结构。图1是示意性地示出根据一些实施例的芯片结构的透视图。

参照图1，芯片结构1可包括具有加热元件的下芯片结构50和布置在下芯片结构50上的上芯片结构10。上芯片结构10可为包括像素阵列区的图像传感器。

将参照图2描述下芯片结构50的示例。图2是示意性地示出根据一些实施例的芯片结构的示例的透视图。

参照图1和图2，下芯片结构50可包括第二下芯片结构30和布置在第二下芯片结构30上的第一下芯片结构20。第一下芯片结构20可介于上芯片结构10与第二下芯片结构30之间。

第一下芯片结构20可包括第一部分20f、第二部分20b和第一部分20f与第二部分20b之间第一下衬底部分20s。第一部分20f可比第二部分20b更靠近上芯片结构10。第一部分20f可包括第一侧布线。第二部分20b可包括第二侧布线和加热元件。第一部分20f可以称作“第一侧部”，并且第二部分20b可以称作“第二侧部”。

将参照图3描述包括上芯片结构10和下芯片结构50的芯片结构1的示例。图3是示意性地示出根据一些实施例的芯片结构的示例的纵剖视图。

参照图3以及图1和图2，上芯片结构10可包括第一部分10f、第二部分10b和第一部分10f与第二部分10b之间的上衬底部分10s。

上衬底部分10s可包括具有彼此相对的第一侧105f和第二侧105b的上半导体衬底105以及上半导体衬底105中的光电元件115。

在本说明书中，关于彼此相对的半导体衬底的第一侧和第二侧，可将‘第一侧’称作‘前侧’，可将‘第二侧’称作‘后侧’。

光电元件115可为硅光电二极管或硅光电转换元件。光电元件115可按照行方向和列方向排列。在本说明书中，将排列光电元件115的区定义为‘像素阵列区px’。因此，可将像素阵列区px理解为包括光电元件115的区。

第一部分10f可布置在上半导体衬底105的第一侧105f上。第一部分10f可包括布置在上半导体衬底105的第一侧105f上的第一侧绝缘层130和第一侧绝缘层130中的第一侧布线135。第一侧布线135可具有多层结构。靠近上半导体衬底105的第一侧105f的第一侧布线135中的布线可为上栅极布线135g。浅沟槽隔离区110可布置在上半导体衬底105的第一侧105f中。

第二部分10b可布置在上半导体衬底105的第二侧105b上。第二部分10b可包括上半导体衬底105的第二侧105b上的第二侧下绝缘层152、第二侧下绝缘层152上的第二侧上绝缘层154、第二侧上绝缘层154中的滤色器160和滤色器160上的微透镜165。光电元件115、滤色器160和微透镜165可彼此叠置。

第一下芯片结构20可包括第一部分20f、第二部分20b和第一部分20f与第二部分20b之间的第一下衬底部分20s。

第一下衬底部分20s可包括具有彼此相对的第一侧205f和第二侧205b的第一下半导体衬底205。

第一部分20f可布置在第一下半导体衬底205的第一侧205f上。第一部分20f可包括布置在第一下半导体衬底205的第一侧205f上的第一侧绝缘层230和第一侧绝缘层230中的第一侧布线235。第一侧布线235可具有多层结构。第一侧布线235中的靠近第一下半导体衬底205的第一侧205f的布线可为下栅极布线235g。浅沟槽隔离区210可布置在第一下半导体衬底205的第一侧205f中。

第二部分20b可布置在第一下半导体衬底205的第二侧205b上。第二部分20b可包括布置在第一下半导体衬底205的第二侧205b上的第二侧下绝缘层252、第二侧下绝缘层252上的第二侧布线260和加热元件450和覆盖或包覆第二侧布线260和加热元件450的第二侧上绝缘层254。

在一些实施例中，第二侧布线260和加热元件450可布置在相同平面上。第二侧布线260和加热元件450可由相同导电材料(例如，钛(ti)、氮化钛(tin)和/或铜(cu)等)形成。

第一下芯片结构20可包括后侧焊盘270，其电连接至第二侧布线260，同时穿过第二侧上绝缘层254并且与加热元件450间隔开。

第二下芯片结构30可包括具有彼此相对的第一侧305f和第二侧305b的第二下半导体衬底305、布置在第二下半导体衬底305的第一侧305f上的第一侧绝缘层330、第一侧绝缘层330中的第一侧布线335和第一侧绝缘层330上的前侧焊盘360。

浅沟槽隔离区310可布置在第二下半导体衬底305的第一侧305f中。内置栅极315可布置在邻近于第二下半导体衬底305的第一侧305f的第二下半导体衬底305中。

在一些实施例中，第二下芯片结构30可包括第一侧绝缘层230中的数据存储元件340。例如，数据存储元件340可为动态随机存取存储器(dram)的存储器单元电容器，但是本发明构思的实施例不限于此。数据存储元件340可由诸如相变材料的可利用电阻改变存储数据的材料形成。

在一些实施例中，芯片结构1可包括位于第二下芯片结构30的两侧上并且与第一下芯片结构20相对的模制层380。

在一些实施例中，芯片结构1可包括导电连接器435，其布置在第一下芯片结构20的后侧焊盘270与第二下芯片结构30的前侧焊盘360之间，以将后侧焊盘270电连接至前侧焊盘360。因此，第一下芯片结构20和第二下芯片结构30可彼此电连接。导电连接器435的侧表面可由绝缘材料430包围。

在一些实施例中，第一下芯片结构20可包括穿过第一下半导体衬底205的下穿通电极425。下穿通电极425可允许第一部分20f中的第一侧布线235和第二部分20b中的第二侧布线260彼此电连接。第一下芯片结构20可包括下绝缘间隔件420，其介于下穿通电极425与第一下半导体衬底205之间，以允许下穿通电极425与第一下半导体衬底205绝缘。下穿通电极425的一部分可电连接至加热元件450。

在一些实施例中，上芯片结构10可包括上穿通电极415，其电连接至第一部分10f中的第一侧布线135，并且同时穿过第二部分10b和上半导体衬底105。上穿通电极415可穿过第二部分10b，不与像素阵列区px重叠，以暴露出来。将暴露出来的上穿通电极415的区限定为芯片结构1的焊盘区415p。

允许上穿通电极415和上半导体衬底105彼此电隔离的上绝缘间隔件410可位于上穿通电极415和上半导体衬底105之间。

在一些实施例中，上穿通电极415延伸至第一下芯片结构20的第一部分20f中，以电连接至第一下芯片结构20的第一部分20f中的第一侧布线235。因此，上芯片结构10、第一下芯片结构20和第二下芯片结构30可彼此电连接。

在一些实施例中，在第一下芯片结构20的第一部分20f的区中，在第一部分20f的下栅极布线235g的排列密度高的区中可比在第一部分20f的下栅极布线235g的排列密度低的区中产生更大量的热。在示例实施例中，下栅极布线235g的排列密度可对应于晶体管的排列密度。因此，下栅极布线235g的排列密度高的区可表示晶体管的排列密度高的区。

在第一下芯片结构20的第二部分20b中，在第二部分20b的加热元件450的排列密度高的区中可比在第二部分20b的加热元件450的排列密度低的区中产生更大量的热。

在没有加热元件450时，产生的热量的差异取决于下栅极布线(图3的235g)的排列密度。因此，由于取决于下栅极布线(图3的235g)的排列密度产生热量的差异，导致可在像素阵列区px中产生高温区和低温区。在像素阵列区px中的高温区与低温区之间的温差大的情况下，在包括具有像素阵列区px的芯片结构1的电子产品中可出现缺陷。例如，在将入射至像素阵列区px中的光成像以在显示器中呈现的情况下，可发生图像错误。

为了防止或减小这种图像错误，布置在与温度在像素阵列区px中相对低的低温区相对的区中的加热元件450的排列密度可超过布置在与温度在像素阵列区px中相对高的高温区相对的区中的加热元件450的排列密度。在一些实施例中，为了防止图像错误，不将加热元件450布置在与温度在像素阵列区px中相对高的高温区相对的区中，而是将其布置在与温度在像素阵列区px中相对低的低温区相对的区中。因此，像素阵列区px的低温区的温度可升高，以使得像素阵列区px中的温度变化可明显减小。

因此，根据示例实施例，构造加热元件450的排列密度可允许像素阵列区px中的温度变化明显减小，从而可防止或减少图像错误。

将参照图4描述关于加热元件450的排列的示例。图4是示意性地示出第一下芯片结构20和上芯片结构10的剖面的区的框图，以示出根据一些实施例的芯片结构的示例。

参照图4以及图3，第一下芯片结构20的第一部分20f可包括具有不同布线密度的多个布线区，并且第一下芯片结构20的第二部分20b可包括具有不同的加热元件密度的多个加热区。所述多个布线区的布线密度可为下栅极布线235g的排列密度，并且所述多个加热区的加热元件密度可为加热元件450的排列密度。

在一些示例实施例中，第一下芯片结构20的第一部分20f的所述多个布线区可包括第一布线区、第二布线区和第三布线区，并且第一下芯片结构20的所述多个加热区可包括与第一布线区相对的第一加热区、与第二布线区相对的第二加热区和与第三布线区相对的第三加热区。

在一些实施例中，下栅极布线235g在第二布线区中的排列密度可高于在第一布线区和第三布线区中的排列密度，并且加热元件450在与第二布线区相对的第二加热区中的排列密度可低于在第一加热区和第三加热区中的排列密度。下栅极布线235g在第一布线区中的排列密度可低于在第三布线区中的排列密度，并且加热元件450在与第一布线区相对的第一加热区中的排列密度可高于在第三加热区中的排列密度。

在一些实施例中，第二布线区可为高密度布线区，与第二布线区相对的第二加热区可为低密度加热元件区，第一布线区可为低密度布线区，与第一布线区相对的第一加热区可为高密度加热元件区，第三布线区可为中密度布线区，并且与第三布线区相对的第三加热区可为中密度加热元件区。

因此，具有不同布线密度的所述多个布线区可允许像素阵列区px中的温度变化减小，同时，如上述布置的具有不同加热元件密度的所述多个加热区可允许像素阵列区px中的温度变化减小。因此，由于像素阵列区px中的温度变化可明显减小，可防止图像错误。

将参照图5、图6和图7描述布置有加热元件450的加热区的示例。图5是示意性地示出形成了芯片结构1、像素阵列区px和加热元件(图3的450)的加热区的平面图，图6是示出加热区的示例的平面图，并且图7是示出根据本发明构思的一些实施例的加热元件和第二侧布线的示例的剖视图。

参照图5、图6和图7，形成有加热元件(图3的450)的加热区ha可与像素阵列区px的至少一部分重叠。加热元件450可布置在加热区ha中。在一些实施例中，第二侧布线260可布置在加热区ha中。

第二侧布线260可具有彼此相对的第一表面260s_1和第二表面260s_2。第一表面260s_1可具有第一布线接触区260c_1，第二表面260s_2可具有第二布线接触区260c_2。

加热元件450可包括具有第一加热元件接触区450c_1和第二加热元件接触区450c_2的第一加热元件侧450s_1和与第一加热元件侧450s_1相对的第二加热元件侧450s_2。第一加热元件侧450s_1可与第一表面260s_1共面。

在一些实施例中，第二侧布线260可为关于第一下芯片结构20、第二下芯片结构30和上芯片结构10的操作的再布线。因此，为了提高芯片结构1的操作速度，可增大第二侧布线260中的信号传输速度，因此可将第二侧布线260的长度设计为尽可能短。因此，在第二侧布线260中产生的热可明显减少。

在一些实施例中，如上所述，加热元件450可为像素阵列区px的低温区提供热，从而可将加热元件设计为不管信号传输速度如何都加热像素阵列区px的至少一部分。因此，可将加热元件450设计为具有能够通过将通过第一加热元件接触区450c_1和第二加热元件接触区450c_2提供的电能转换为热能来产生能够加热像素阵列区px的至少一部分的热量的长度。因此，加热元件450可具有比第二侧布线260的长度更大的长度。例如，加热元件450在第一加热元件接触区450c_1与第二加热元件接触区450c_2之间的长度可大于第二侧布线260在第一布线接触区260c_1与第二布线接触区260c_2之间的长度。

可提供电连接至加热元件450的第一加热元件接触区450c_1的第一加热元件电极425h_1、电连接至加热元件450的第二加热元件接触区450c_2的第二加热元件电极425h_2、电连接至第二侧布线260的第一布线接触区260c_1的第一布线电极425i_1和电连接至第二侧布线260的第二布线接触区260c_2的第二布线电极270。第二布线电极270可为参照图3描述的后侧焊盘270。

第一加热元件电极425h_1和第二加热元件电极425h_2以及第一布线电极425i_1可为参照图3描述的下穿通电极425。因此，第一加热元件电极425h_1和第二加热元件电极425h_2以及第一布线电极425i_1可布置在相同平面上。

因此，后侧焊盘270可与第一加热元件电极425h_1和第二加热元件电极425h_2以及第一布线电极425i_1布置在不同平面上。

图7所示的绝缘间隔件420、第一下半导体衬底205、第二侧下绝缘层252和第二侧上绝缘层254与参照图3描述的相同，从而为了简明起见将省略其详细描述。

在一些实施例中，如以上参照图1的描述，芯片结构1的下芯片结构50可包括加热元件450，但是示例实施例不限于此。例如，如示意性地示出根据一些实施例的芯片结构的示例的图8所示，芯片结构1的下芯片结构50还可包括温度传感器。因此，如图8所示，包括下芯片结构50的芯片结构1除加热元件450之外还可包括温度传感器。

在一些实施例中，如以上参照图2和图3的描述，下芯片结构50的第二部分20b可包括第二侧布线260和加热元件450，但是示例实施例不限于此。例如，参照图9(即，示意性地示出根据一些实施例的芯片结构的示例的透视图)和图10(即，示意性地示出根据一些实施例的芯片结构的示例的纵剖视图)，下芯片结构50的第二部分20b还可包括温度传感器470。因此，下芯片结构50的第二部分20b除了第二侧布线260和加热元件450之外还可包括温度传感器470。在一些实施例中，温度传感器470可与加热元件450和第二侧布线260布置在相同平面上，并且温度传感器470可与加热元件450和第二侧布线260由相同材料形成。

将参照图10、图11和图12描述根据一些实施例的关于加热元件450和温度传感器470的排列的示例。图11是示意性地示出根据一些实施例的第一下芯片结构20和上芯片结构10的剖面的区的框图，并且图12是示意性地示出根据一些实施例的芯片结构1和像素阵列区px的平面图，其具有其中形成有加热元件450和温度传感器470的加热区。

参照图10、图11和图12，第一下芯片结构20可包括多个加热区ha1至ha9。第一下芯片结构20的所述多个加热区ha1至ha9可包括加热元件450和温度传感器470。所述多个加热区ha1至ha9可与像素阵列区px重叠。

将参照图13描述包括加热元件450和温度传感器470的所述多个加热区ha1至ha9中的任一个加热区ha的示例实施例。图13是示出根据一些实施例的加热区的示例的平面图。

参照图13以及图10至图12，包括加热元件450和温度传感器470的所述多个加热区ha1至ha9中的任一个加热区ha可包括具有与如图6和图7所示的基本相同的剖面结构和相似平面布局的第二侧布线260和加热元件450。

加热区ha中的温度传感器470可为利用其中电阻根据温度的改变而改变的原理的电阻温度传感器。加热区ha可包括电连接至温度传感器470的第一至第四传感器布线线路(470i_1、470i_2、470i_3和470i_4)。在第一至第四传感器布线线路(470i_1、470i_2、470i_3和470i_4)的端部，可形成电连接至穿通电极(图10的425)的传感器接触区(470c_1、470c_2、470c_3和470c_4)。传感器接触区(470c_1、470c_2、470c_3和470c_4)可与参照图7描述的第一和第二加热元件接触区(图7的450c_1和450c_2)布置在相同平面上。在第一至第四传感器布线线路(470i_1、470i_2、470i_3和470i_4)中，第一传感器布线线路470i_1和第四传感器布线线路470i_4可为彼此间隔开以连接至温度传感器470的不同部分的电压线路，并且第二传感器布线线路470i_2和第三传感器布线线路470i_3可为彼此间隔开以连接至温度传感器470的不同部分的电流线路。

如参照图10至图13的描述，所述多个加热区ha1至ha9可包括加热元件450和温度传感器470。将参照图14描述根据一些实施例的包括所述多个加热区ha1至ha9的芯片结构1的操作方法。图14是示出根据一些实施例的包括所述多个加热区ha1至ha9的芯片结构1的操作方法的流程图。

参照图14以及图10至图13，如上所述，芯片结构1可包括温度传感器470、加热元件450和像素阵列区px。可操作芯片结构1(s10)。芯片结构1的温度传感器470可用于感测芯片结构1的像素阵列区px中的温度(s20)。接着，可确定通过温度传感器470感测到的温度的温度变化是否在设定值内(s30)。在一些实施例中，第一下芯片结构20的第一部分20f中的内部电路可用于确定通过温度传感器470感测到的温度的温度变化是否在设定值内。当温度变化在设定值内时，芯片结构1的加热元件450可保持关断状态(s40)。然而，当温度变化不在设定值内时，可设置或确定像素阵列区px中的高温区和低温区(s50)。可在与所述多个加热区ha1至ha9相对的像素阵列区px中设置像素阵列区px中的高温区和低温区。因此，可将位于与其中温度传感器470中的感测到高温的温度传感器所处于的加热区对应的区中的像素阵列区px设为高温区，并且可将位于与其中温度传感器470中的感测到低温的温度传感器所处于的加热区对应的区中的像素阵列区px设为低温区。

接着，芯片结构1的加热元件450可用于加热像素阵列区px中的低温区(s60)。如上所述，加热像素阵列区px中的低温区的步骤可包括加热加热元件450中的位于其中温度传感器470中的感测到低温的温度传感器所在的加热区中的加热元件的步骤。接着，可重复执行感测像素阵列区中的温度的步骤。

因此，温度传感器470和加热元件450用于增大像素阵列区px的低温区的温度，从而像素阵列区px中的温度变化可显著减小。因此，根据示例实施例，像素阵列区px中的温度变化显著减小，从而可减少或防止图像错误。

在示例实施例中，如参照图9和图10的描述，温度传感器470和加热元件450可在第一下芯片结构20的第二部分20b中布置在相同平面上，但是示例实施例不限于此。例如，如图15所示，可在第一下芯片结构20的第一部分20f中布置温度传感器，并且可在第一下芯片结构20的第二部分20b中布置加热元件。图15是对应于图9的概念透视图。在示例实施例中，如图16所示，温度传感器470可为能够利用形成在第一下芯片结构20的第一下半导体衬底205的第一侧205f和/或第一部分20f上的晶体管和/或二极管感测温度的改变的传感器。

在示例实施例中，如参照图2和图3的描述，加热元件450可布置在第一下芯片结构20的第二部分20b中，但是示例实施例不限于此。例如，如图17所示，可将加热元件布置在第一下芯片结构20的第一部分20f中。图17是对应于图2的概念透视图。

在示例实施例中，如参照图9和图10的描述，温度传感器470和加热元件450可布置在第一下芯片结构20的第二部分20b中，但是示例实施例不限于此。例如，如图18所示，可将温度传感器和加热元件布置在第一下芯片结构20的第一部分20f中。图18是对应于图9的概念透视图。

在示例实施例中，如参照图2和图3的描述，第一下芯片结构20的第一部分20f可比第一下芯片结构20的第二部分20b更靠近上芯片结构10，但是示例实施例不限于此。例如，如图19和图20所示，第一下芯片结构20的第二部分20b可布置为比第一下芯片结构20的第一部分20f更靠近上芯片结构10，并且加热元件450可布置在第一下芯片结构20的第二部分20b中。参照图19和图20，上芯片结构10中的上穿通电极415可延伸至第一下芯片结构20的第二部分20b中，以电连接至加热元件450和第二侧布线260。

第二下芯片结构30可形成为与第一下芯片结构20具有相同宽度。第二下芯片结构30可包括第二下半导体衬底305、布置在第二下半导体衬底305的第一侧305f上的第一侧绝缘层330以及第一侧绝缘层330中的第一侧布线335和数据存储元件340。第一下芯片结构20的第一部分20f可与第二下芯片结构30的第一侧绝缘层330组合。在一些实施例中，第一下芯片结构20的第一部分20f的前侧焊盘240可与第二下芯片结构30的第一侧绝缘层330的前侧焊盘360接触，以彼此电连接。

如参照图19和图20的描述，靠近上芯片结构10的第一下芯片结构20的第二部分20b可包括加热元件，但是示例实施例不限于此。例如，如图21所示，靠近上芯片结构10的第一下芯片结构20的第二部分20b可包括具有加热元件的温度传感器。

如图1所示，加热元件可被包括在下芯片结构中，但是示例实施例不限于此。例如，如图22所示，加热元件可被包括在上芯片结构中。例如，加热元件可布置在图3中的上芯片结构10的第一部分10f中。

参照图3描述的第二下芯片结构30可由单个半导体芯片形成，但是示例实施例不限于此。在其它实施例中，第二下芯片结构30还可与单个半导体芯片一起包括其它芯片。将参照图23至图25进一步描述上述示例。

首先，参照图23，第二下芯片结构30可包括第一半导体芯片300a，其包括第二下半导体衬底305、第一侧绝缘层330、数据存储元件340和前侧焊盘360，如图3所示。另外，第二下芯片结构30可包括比第一半导体芯片300a具有更小的大小的外围部分300b。外围部分300b可包括用于改进芯片结构1的功能性的一个或多个组件，例如，缓冲器芯片、驱动器芯片、功率管理集成电路(ic)、模拟元件、通信元件、控制器芯片和/或无源元件。通信元件可为无线通信芯片。无源元件可为诸如电容器等的无源元件。

外围部分300b可通过位于外围部分300b的端子510与第一下芯片结构20的后侧焊盘270之间的导电连接器535电连接至第一下芯片结构20。外围部分300b的侧表面和下表面可由模制层380包围。绝缘层530可布置于外围部分300b与第一下芯片结构20之间。

接着，参照图24，第二下芯片结构30可包括如图23所示的第一半导体芯片300a。另外，在第二下芯片结构30中，可布置与第一半导体芯片300a间隔开并且电连接至第一下芯片结构20的第二半导体芯片300c。第二半导体芯片300c可包括第三半导体衬底305'、第三半导体衬底305'上的第一侧绝缘层330'和第一侧绝缘层330'中的内部布线335'。第二半导体芯片300c可为半导体元件，诸如存储器元件、逻辑元件等。第二半导体芯片300c可通过第二半导体芯片300c的前侧焊盘360与第一下芯片结构20的后侧焊盘270之间的导电连接器435电连接至第一下芯片结构20。第一半导体芯片300a和第二半导体芯片300c的侧表面可被模制层380覆盖。

接着，参照图25，第二下芯片结构30可包括伪芯片700及如图23所示的第一半导体芯片300a。绝缘层730可布置于伪芯片700与第一下芯片结构20之间。第一半导体芯片300a和伪芯片700的侧表面可由模制层380覆盖。伪芯片700可由半导体衬底形成。

上述芯片结构1可由包括图像传感器芯片的多个芯片形成。例如，在芯片结构1中，上芯片结构10可为图像传感器芯片，第一下芯片结构20可为处理器芯片，并且第二下芯片结构30可为存储器芯片。如上所述，多个芯片被包括在单个芯片结构或者单个封装件中，其可有利于包括芯片结构1的用于普通消费者的电子产品(诸如数码相机、移动电话的相机和便携式摄像机)的小型化。

上述芯片结构1可包括能够显著减小上芯片结构10的像素阵列区px中的温度变化的加热元件450。上述加热元件450可减小或防止可在包括图像传感器的产品中发生的图像错误。因此，包括加热元件450的芯片结构1不仅安装在用于普通消费者的电子产品(诸如数码相机、移动电话的相机、便携式摄像机等)，而且安装在安装于车辆、安全装置、机器人等中的相机中，以针对特定应用提供高分辨率。

如上所述，根据本发明构思的示例实施例，可提供包括能够显著减小像素阵列区中的温度变化的加热元件的芯片结构。因此，包括加热元件的芯片结构可在包括图像传感器的产品中提供高分辨率。

如上所述，根据本发明构思的示例实施例，可提供由多个芯片形成的芯片结构。因此，芯片结构可有利于电子产品(诸如数码相机、移动电话的相机、便携式摄像机等)的小型化。

虽然上面已经示出并描述了示例实施例，但是本领域技术人员应该清楚，在不脱离由权利要求限定的本公开的范围的情况下可作出修改和改变。