用于ESD的使用隔离的高电压PNP及其制造方法与流程

本发明涉及静电放电(electrostaticdischarge,esd)保护装置。特别是，本发明可应用于高电压(hv)横向p型；n型；p型(pnp)双极结型晶体管(bipolarjunctiontransistor,bjt)。

背景技术：

由于速度及装置缩放尺寸的要求越来越高，esd对于生产良率及产品质量的影响变得越来越显著。一般而言，esd保护装置的运作通过提供通过有高电流分流能力的集成电路(ic)的路径。现有基于pnp的esd保护解决方案未必总是闩锁安全(latch-upsafe)，例如，它们依赖在esd设计窗口(window)外显现骤回(低持有电压(vh))的典型n型横向双扩散型金属氧化物半导体esd场效晶体管(n-typelateraldoublediffusedmetal-oxide-semiconductoresdfieldeffecttransistor,ldnmosesdfet)。此外，现有基于pnp的esd保护解决方案常需要相当大的装置面积，而不能有效利用有限的装置面积。

因此，亟须一种使用已知或较小esd单元面积使得有可能改善vh的方法及所产生的装置。

技术实现要素：

本发明的一方面为一种形成hv横向pnpbjt的方法，该hv横向pnpbjt具有拉回隔离结构(pulledbackisolationstructure)与覆盖n型井(nw)+n型高电压双扩散漏极(n-typehighvoltagedoublediffusiondrain,hvnddd)基极区的一部分及集极延伸部或p型高电压双扩散漏极(p-typehighvoltagedoublediffusiondrain,hvpddd)的一部分的多晶硅栅极。

本发明的另一方面为一种hv横向pnpbjt，其具有拉回隔离结构与覆盖nw+hvnddd基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极。

本发明的其他方面及特征会在以下说明中提出以及部分在本领域一般技术人员审查以下内容或学习本发明的实施后会明白。按照随附权利要求书的特别提示，可实现及得到本发明的优点。

根据本发明，有些技术效果部分可用一种方法达成，其包括：在一p型衬底(p-sub)的一部分中形成一双电压n井(dualvoltagen-well,dvnwell)区；在该dvnwell区的一部分中形成一hvpddd区；在该hvpddd区的一部分中形成一低电压p井(low-voltagep-well,lvpw)；在该dvnwell区的一部分中形成横向分离的一第一nw及一第二nw，该第一nw及该第二nw与该hvpddd区横向分离；分别在该第一nw、该第二nw及该lvpw的上部中形成一n+基极(base)区、一p+射极(emitter)区及一p+集极(collector)区；分别在该dvnwell区、该hvpddd区及该lvpw的一部分中形成在该p+射极区与该p+集极区的间的一浅沟槽隔离(shallowtrenchisolation,sti)结构，以及在该p-sub的上表面中形成横向分离的多个sti结构；以及在该sti结构上面形成一硅化物阻挡(silicideblock,sab)层，该sab层的相对两侧与该p+射极区及该p+集极区的相向边缘对齐。

本发明的数个方面包括：形成邻接该p+射极区及该p+集极区且在该第二nw的一部分中的该sti结构。其他数个方面包括：在该第一nw及该第二nw、该sti结构及该多个sti结构的该形成之前，在该dvnwell区的一部分中形成邻接该hvpddd区的一hvnddd区；在该hvnddd区的一部分中形成该第一nw及该第二nw；以及在该sab层的该形成之前，在该sti结构的一部分上面形成一多晶硅栅极，该多晶硅栅极的一侧与该p+射极区的一边缘对齐。又数个方面包括：形成与该p+射极区有一距离且邻接该p+集极区的该sti结构。另一方面包括：该距离为0.1微米(μm)至2微米。附加数个方面包括：在该第一nw及该第二nw、该sti结构及该多个sti结构的该形成之前，在该dvnwell区的一部分中形成邻接该hvpddd区的一hvnddd区；在该hvnddd区的一部分中形成该第一nw及该第二nw；以及在该sab层的该形成之前，在该sti结构的一部分上面形成一多晶硅栅极，该多晶硅栅极的一侧与该p+射极区的一边缘对齐。其他数个方面包括：在该sab层的该形成之前，在该sti结构的一部分上面形成一多晶硅栅极，该多晶硅栅极的一侧与该p+射极区的一边缘对齐。又数个方面包括：在该第一nw及该第二nw、该sti结构及该多个sti结构的该形成之前，在该dvnwell区的一部分中形成邻接该hvpddd区的一hvnddd区；以及在该hvnddd区的一部分中形成该第一nw及该第二nw。附加数个方面包括：形成横向宽度有1微米至8微米的该sab层。

本发明的另一方面为一种装置，其包括：在一p-sub的一部分中的一dvnwell区；在该dvnwell区的一部分中的一hvpddd区；在该hvpddd区的一部分中的一lvpw；在该dvnwell的一部分中呈横向分离的一第一nw及一第二nw，该第一nw及该第二nw与该hvpddd区横向分离；分别在该第一nw、该第二nw及该lvpw的上部中的一n+基极区、一p+射极区及一p+集极区；分别在该dvnwell区、该hvpddd区及该lvpw的一部分中位于该p+射极区与该p+集极区的间的一sti结构，以及在该p-sub的上表面中形成横向分离的多个sti结构；以及在该sti结构上面的一sab层，该sab层的相对两侧与该p+射极区及该p+集极区的相向边缘对齐。

该装置的数个方面包括：该sti结构邻接该p+射极区及该p+集极区且在该第二nw的一部分中。其他数个方面包括：在形成该第一nw及该第二nw、该sti结构及该多个sti结构之前邻接该hvpddd区而形成于该dvnwell区的一部分中的一hvnddd区；在该hvnddd区的一部分中的该第一nw及该第二nw；以及在形成该sab层之前位于该sti结构的一部分上面的该多晶硅栅极，该多晶硅栅极的一侧与该p+射极区的一边缘对齐。又数个方面包括：该sti结构与该p+射极区有一距离且邻接该p+集极区。另一方面包括：该距离为0.1微米至2微米。附加数个方面包括：一hvnddd区，其在形成该第一nw及该第二nw、该sti结构及该多个sti结构之前邻接该hvpddd区而位于该dvnwell区的一部分中；在该hvnddd区的一部分中的该第一nw及该第二nw；以及在形成该sab层之前位于该sti结构的一部分上面的该多晶硅栅极，该多晶硅栅极的一侧与该p+射极区的一边缘对齐。其他数个方面包括：在形成该sab层之前位于该sti结构的一部分上面的该多晶硅栅极，该多晶硅栅极的一侧与该p+射极区的一边缘对齐。又数个方面包括：一hvnddd区，其在形成该第一nw及该第二nw、该sti结构及该多个sti结构之前邻接该hvpddd区而位于该dvnwell区的一部分中；以及在该hvnddd区的一部分中的该第一nw及该第二nw。另一方面包括：该sab层有1微米至8微米的横向宽度。本发明的又一方面为一种方法，其包括：在一p-sub的一部分中形成一dvnwell区；在该dvnwell区的一部分中形成一hvnddd区及一hvpddd区，该hvnddd区及该hvpddd区相邻；在该hvnddd区的一部分中形成横向分离的一第一nw及一第二nw；在该hvpddd区的一部分中形成一lvpw，该lvpw与该第一nw及该第二nw横向分离；分别在该第一nw、该第二nw及该lvpw的上部中形成一n+基极区、一p+射极区及一p+集极区；分别在该第二nw的一部分中与在该hvnddd区、该hvpddd区及该lvpw的一部分中形成与该p+集极区有0.1微米至2微米且邻接该p+射极集极区的一sti结构，以及在该p-sub的上表面中横向分离的多个sti结构；以及在该sti结构上面形成一sab层，该sab层的相对两侧与该p+射极区及该p+集极区的相向边缘对齐。本发明的数个方面包括：在该sab层的该形成之前，分别在该第二nw、该hvnddd区、该hvpddd区及该sti结构的一部分上面形成一多晶硅栅极，该多晶硅栅极的一侧与该p+射极区的一边缘对齐。

所属领域技术人员由以下详细说明可明白本发明的其他方面及技术效果，其中仅以预期可实现本发明的最佳模式举例描述本发明的具体实施例。应了解，本发明能够做出其他及不同的具体实施例，以及在各种明显的方面，能够修改数个细节而不脱离本发明。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。

附图说明

在此用附图举例说明而不是限定本发明，图中类似的组件用相同的组件符号表示。

图1的横截面图根据一示范具体实施例示意图标具有拉回隔离结构与覆盖nw+hvnddd基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极的hv横向pnpbjt；

图2的横截面图根据一示范具体实施例示意图标具有拉回隔离结构及nw+hvnddd基极区的hv横向pnpbjt；

图3a的横截面图根据一示范具体实施例示意图示具有覆盖nw+dvnwell基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极的hv横向pnpbjt；

图3b的横截面图根据一示范具体实施例示意图标具有拉回隔离结构与覆盖nw+dvnwell基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极的hv横向pnpbjt；以及

图4的横截面图根据一示范具体实施例示意图示具有覆盖nw+hvnddd基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极的hv横向pnpbjt。

主要组件符号说明

101双电压n井区(dvnwell区)

103p型衬底(p-sub)

105n型高电压双扩散漏极区(hvnddd区)

107p型高电压双扩散漏极区(hvpddd区)

109、111n型井(nw)

113低电压p井(lvpw)

115n+基极区

117p+射极区

119p+集极区

121、123浅沟槽隔离结构(sti结构)

125多晶硅栅极

127硅化物阻挡层(sab层)

201sab层

301、303n型井(nw)

305n+基极区

307p+射极区

309、311、321、323sti结构

313、327sab层

325多晶硅栅极

401、403sti结构

405多晶硅栅极

407sab层。

具体实施方式

为了解释，在以下的说明中，提出许多特定细节供彻底了解示范具体实施例。不过，显然在没有该等特定细节下或用等价配置仍可实施示范具体实施例。在其他情况下，众所周知的结构及装置用方块图图标以免不必要地混淆示范具体实施例。此外，除非另有说明，在本专利说明书及权利要求书中表示成分、反应条件等等的数量、比例及数值性质的所有数字应被理解为在所有情况下可用措辞“约”来修饰。

本发明针对且解决现有基于pnp的esd保护解决方案的当前下列问题：有闩锁(latchup)风险，每次只使用一种隔离类型，及/或在形成基于pnp的esd保护装置后伴随折损有限装置面积。尤其是，这些问题的解决通过形成具有拉回隔离结构与覆盖nw+hvnddd基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极的hv横向pnpbjt。

根据本发明的具体实施例的方法包括在p-sub的一部分中形成一dvnwell区。在该dvnwell区的一部分中形成一hvpddd区，以及在该hvpddd区的一部分中形成一lvpw。在该dvnwell区的一部分中形成横向分离的第一nw及第二nw，该第一nw及该第二nw与该hvpddd区横向分离。分别在该第一nw、该第二nw及该lvpw的上部中形成一n+基极区、一p+射极区及一p+集极区。分别在dvnwell区、hvpddd区及lvpw的一部分中形成在该p+射极区与该p+集极区之间的一sti结构，以及在该p-sub的上表面中形成横向分离的多个sti结构；以及在该sti结构上面形成一sab层，该sab层的相对两侧与该p+射极区及该p+集极区的相向边缘对齐。

此外，所属领域技术人员由以下详细说明可明白本发明的其他方面、特征及技术效果，其中仅以预期可实现本发明的最佳模式举例描述本发明的具体实施例。本发明能够做出其他及不同的具体实施例，而且能够修改其在各种不同方面的数个细节。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。

图1的横截面图根据一示范具体实施例示意图标具有拉回隔离结构与覆盖nw+hvnddd基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极的hv横向pnpbjt。参考图1，在p-sub103的一部分中形成dvnwell区101。接下来，在dvnwell区101的一部分中形成互相邻接的hvnddd区105与hvpddd区107。然后，在hvnddd区105的一部分中形成横向分离的nw109、nw111，以及在hvpddd区107的一部分中形成lvpw113。接下来，分别在nw109、nw111及lvpw113的上部中形成n+基极区115、p+射极区117及p+集极区119。之后，分别在hvnddd区105、hvpddd区107及lvpw113的一部分中形成在p+射极区117与p+集极区119之间的一sti结构121，例如，距离p+射极区117有0.1微米至2微米且邻接p+集极区119，亦即，sti结构121“拉回”远离p+射极区117。也在p-sub103的上表面中形成多个横向分离的sti结构123。然后，在nw111+hvnddd105基极区的一部分、集极延伸部(hvpddd107)的一部分、以及sti结构121的一部分上面形成多晶硅栅极125。接下来，在多晶硅栅极125及sti结构121上面形成sab层127，例如其横向宽度有1微米至8微米，且相对两侧与p+射极区117及p+集极区119的相向边缘对齐。

图2的横截面图根据一示范具体实施例示意图标有拉回隔离结构及nw+hvnddd基极区的hv横向pnpbjt。图2的装置与图1的装置相同，除了在这种情况下，在没有形成多晶硅栅极的p+射极区117、p+集极区119之间形成例如横向宽度有1微米至8微米的sab层201于nw111、hvnddd区105、sti结构121、hvpddd区107及lvpw113上面。结果，用sab层201及sti结构121实现射极-集极隔离。

图3a的横截面图根据一示范具体实施例示意图示具有覆盖nw+dvnwell基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极的hv横向pnpbjt。图3a的装置类似图2的装置，除了在这种情况下，基极区只由nw+dvnwell形成且sti区不拉回。参考图3a，在图1的hvpddd区107形成后，在图1的dvnwell区101的一部分中形成横向分离的nw301及nw303。接下来，分别在nw301及nw303的上部中形成n+基极区305与p+射极区307。之后，分别在nw303、dvnwell区101、hvpddd区107及lvpw113的一部分中形成位于图1的p+射极区307、p+集极区119之间而与的邻接的一sti结构309。也在p-sub103的上表面中形成多个横向分离的sti结构311。然后，在p+射极区307与p+集极区119之间，形成例如横向宽度有1微米至8微米的sab层313于nw303、dvnwell区101、sti结构309、hvpddd区107及lvpw113上面。

图3b的横截面图根据一示范具体实施例示意图标具有拉回隔离结构与覆盖nw+dvnwell基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极的hv横向pnpbjt。图3b的装置类似图3a的装置，除了在这种情况下，sti区拉回且在基极区的一部分、sti区的一部分及集极延伸部的一部分上面形成多晶硅栅极。参考图3b，在图3a的n+基极区305及p+射极区307形成后，分别在dvnwell区101、hvpddd区107及lvpw113的一部分中形成一sti结构321于图1的p+射极区307、p+集极区119之间，例如，距离p+射极区307有0.1微米至2微米且邻接p+集极区119。也在p-sub103的上表面中形成多个横向分离的sti结构323。接下来，在nw303+dvnwell101基极区的一部分、集极延伸部(hvpddd107)的一部分及sti结构321的一部分上面形成多晶硅栅极325。之后，形成例如横向宽度有1微米至8微米的sab层327于多晶硅栅极325及sti结构321上面，且相对两侧与p+射极区307及p+集极区119的相向边缘对齐。

图4的横截面图根据一示范具体实施例示意图示具有覆盖nw+hvnddd基极区的一部分及集极延伸部(hvpddd)的一部分的多晶硅栅极的hv横向pnpbjt。图4的装置类似图1的装置，除了在这种情况下，sti结构不拉回。参考图4，在图1的n+基极区115、p+射极区117及p+集极区119分别形成后，分别在nw111、hvnddd区105、hvpddd区107及lvpw113的一部分中形成在p+射极区117、p+集极区119之间而与的邻接的一sti结构401。也在p-sub103的上表面中形成多个横向分离的sti结构403。接下来，在nw111+hvnddd105基极区的一部分、集极延伸部(hvpddd107)的一部分及sti结构401的一部分上面形成多晶硅栅极405。之后，在多晶硅栅极405及sti结构401上面形成例如横向宽度有1微米至8微米的sab层407，且相对两侧与p+射极区117及p+集极区119的相向边缘对齐。

本发明的具体实施例可实现数种技术效果，包括基于多晶硅栅极的存在来改善崩溃电压(bv)及触发电压(vt1)，因为在没有多晶硅栅极下，装置的bv及vt1取决于接面隔离效能；较低的导通电阻(ron)与增加的临界电流(it2)，亦即，相对于现有基于pnp的esd保护解决方案，在不折损装置面积下，有更均匀的电流流动；有作用的高持有40-65伏(v)esd保护而不需要额外的屏蔽；无闩锁风险，亦即，漏极电压(vdd)以下没有骤回，以及vh在esd设计窗口内。本发明的具体实施例在产业上可用于各种工业应用，例如，微处理器、智能型手机、移动电话、手机、机顶盒、dvd刻录机及播放器、汽车导航、列表机及接口设备、网络及电信设备、游戏系统及数字相机。本发明在产业上可用于包括hv横向pnpbjt的各种高度整合半导体装置。

在以上说明中，特别用数个示范具体实施例描述本发明。不过，如权利要求书所述，显然仍可做出各种修改及改变而不脱离本发明更宽广的精神及范畴。因此，本专利说明书及附图应被视为图解说明用而非限定。应了解，本发明能够使用各种其他组合及具体实施例且在如本文所述的本发明概念范畴内能够做出任何改变或修改。