高电压mosfet及其制造方法
【专利摘要】通过以下操作在硅衬底(202；402)中形成具有不同掺杂水平的至少一个N阱植入物：通过给所述衬底蚀刻用于将未来工艺掩模与其对准的对准目标(220)而首先形成“零”层(222)。此对准目标在任何作用装置区域外部。通过结合所述衬底使用具有不同掺杂水平的至少一个N阱(204b；404a)植入物，可形成金属氧化物半导体MOS场效应晶体管FET的漂移区域(204b、204a；404a、402)中的渐变结且可借此实现伪LDD结构。
【专利说明】高电压MOSFET及其制造方法
[0001]相关申请案交叉参考
[0002]本申请案主张对由格雷戈里?迪克斯(Greg Dix)、莱顿? E.麦基恩(LeightonE.McKeen)、伊恩?利文斯顿(Ian Livingston)、罗杰?梅尔彻(Roger Melcher)及罗恩?布雷思韦特(Rohan Braithwaite)在 2011 年 7 月 25 日申请的标题为“Multiple Well DrainEngineering for HV MOS Devices (用于 HV MOS 装置的多阱漏极工程)”的第 61/511，195号共同拥有美国临时专利申请案的优先权，所述专利申请案出于所有目的特此以引用的方式并入本文中。
【技术领域】
[0003]本发明涉及高电压(HV)金属氧化物半导体(MOS)装置的制作，且更特定来说，涉及HV MOS装置中的多阱漏极的制作。
【背景技术】
[0004]高电压(HV)金属氧化物半导体(MOS)装置通常使用阱植入物来形成漏极及漂移结构。热载子碰撞电离限制这些装置的电压范围，且典型的经轻掺杂漏极(Ldd)植入物在漏极工程中没有用，因为漏极在场氧化物下方。典型的现有技术自对准阱结构在硅(Si)衬底表面中的阱边缘处形成不合意的台阶(高度的改变)且造成连续阱植入物的对准问题。
[0005]参考图1，其描绘用以在p衬底中形成n阱植入物的现有技术工艺步骤的示意性立面图。图1 (a)表示 由氮化物层106掩蔽的P衬底102中的n阱植入物104的示意性立面图。图1 (b)表示在从其剥离氮化物层106后生长于n阱植入物104上方的氧化物层108。图1 (c)表示在将氧化物层108蚀刻掉之后P衬底102中的N阱植入物104a。氧化物生长消耗一定量的氧化物层108从而致使N阱植入物104的顶部部分的某一部分被移除，借此产生形成于N阱边缘110处的台阶。这些n阱边缘110 (台阶)用于后续掩模对准目的。
【发明内容】
[0006]因此，需要将漏极工程并入于多晶硅栅极及/或场氧化物下面的漂移区中以获得较稳健的HV MOS装置的能力。经不同掺杂阱植入物的使用促进漏极工程。
[0007]根据一实施例，一种用于制作高电压(HV)金属氧化物半导体(MOS)场效应晶体管(FET)装置的方法可包括以下步骤:通过在P衬底(202)的表面上及所述P衬底(202)的作用装置区域外部蚀刻对准目标(220)而在所述P衬底(202)上形成零层(222);通过植入在所述P衬底(202)的一部分中形成经轻掺杂N阱(204a);通过植入在所述经轻掺杂N阱(204a)的一部分中形成经掺杂N阱(204b);在所述P衬底(202)的某些部分上方形成场氧化物(214);在所述经轻掺杂N阱(204a)的一部分及所述P衬底(202)的一部分上方形成栅极氧化物(216);在所述栅极氧化物(216)上方形成多晶硅栅极(218);及通过植入在所述经掺杂N阱(204b)的一部分中形成经重掺杂N+区(204c)且在所述P衬底(202)的另一部分中形成另一经重掺杂N+区(212)。[0008]根据所述方法的另一实施例，所述形成步骤可包括使用与所述对准目标(220)对准的掩模。根据所述方法的另一实施例，可形成到所述经重掺杂N+区(204c)的漏极连接，可形成到所述多晶硅栅极(218)的栅极连接，且可形成到所述另一经重掺杂N+区(212)的源极连接。根据所述方法的另一实施例，可形成多个HV MOSFET装置。根据所述方法的另一实施例，所述经轻掺杂N阱(204a)及所述经掺杂N阱(204b)可形成所述MOSFET装置的漂移区域中的渐变结。根据所述方法的另一实施例，可使用调整所述经轻掺杂及经掺杂N阱(204a及204b)的长度的步骤以减小所述MOSFET装置的高场效应。根据所述方法的另一实施例，可使用调整所述经轻掺杂及经掺杂N阱(204a及204b)的长度的步骤以减小所述MOSFET装置的接通电阻。
[0009]根据另一实施例，一种高电压(HV)金属氧化物半导体(MOS)场效应晶体管(FET)装置可包括:零层(222)，其在P衬底(202)上，所述P衬底具有在其表面上及所述P衬底(202)的作用装置区域外部的经蚀刻对准目标；经轻掺杂N阱(204a)，其植入于所述P衬底的一部分中；经掺杂N阱(204b)，其植入于所述经轻掺杂N阱(204a)的一部分中；经重掺杂N+区(204c)，其植入于所述经掺杂N阱(204b)的一部分中；另一经重掺杂N+区(212)，其植入于所述P衬底(202)的另一部分中；场氧化物(214)，其邻近所述经重掺杂N+区(204c)及所述另一经重掺杂N+区(212)形成；栅极氧化物(216)，其在所述经轻掺杂N阱(204a)的一部分上方且邻近所述另一经重掺杂N+区(212)形成；及多晶硅栅极(218)，其形成于所述栅极氧化物(216)上方。
[0010]根据另一实施例，所述对准目标(220)可用于对准所述经轻掺杂N阱(204a)、所述经掺杂N阱(204b)、所述经重掺杂N+区(204c)、所述另一经重掺杂N+区(212)、所述场氧化物(214)、所述栅极氧化物(216)及所述多晶硅栅极(218)的植入。根据另一实施例，可形成到所述经重掺杂N+区(204c)的漏极连接，可形成到所述多晶硅栅极(218)的栅极连接，且可形成到所述另一经重掺杂N+区(212)的源极连接。根据另一实施例，可形成多个高电压金属氧化物半导 体场效应晶体管装置。根据另一实施例，所述经轻掺杂N阱(204a)及经掺杂N阱(204b)可形成所述MOSFET装置的漂移区域中的渐变结。根据另一实施例，所述经轻掺杂N阱(204a)及经掺杂N阱(204b)的长度可经调整以减小所述MOSFET装置的高场效应。根据另一实施例，所述经轻掺杂N阱(204a)及所述经掺杂N阱(204b)的长度可经调整以减小所述MOSFET装置的接通电阻。
[0011]根据本发明的又一实施例，一种用于制作高电压(HV)金属氧化物半导体(MOS)场效应晶体管(FET)装置的方法可包括以下步骤:通过在经轻掺杂K衬底(402)的表面上及所述经轻掺杂K衬底(402)的作用装置区域外部蚀刻对准目标(420)而在所述经轻掺杂N_衬底(402)上形成零层(422);通过植入在所述经轻掺杂Ni寸底(402)的一部分中形成N阱(404a)，其中所述N阱(404a)可比所述经轻掺杂N—衬底(402)更重地被掺杂；在所述经轻掺杂N_衬底(402)的某些部分上方形成场氧化物(414);在所述经轻掺杂『衬底(402)的部分上方形成栅极氧化物(416);在所述栅极氧化物(416)上方形成多晶硅栅极(418)；通过植入在所述经轻掺杂N_衬底(402)的一部分中形成P型区(424);通过植入在所述N阱(404a)的一部分中形成经重掺杂N+区(404b)且在所述P型区(424)的一部分中形成另一经重掺杂N+区(412);及通过植入在所述P型区(424)的一部分中形成经重掺杂P+区(426)。[0012]根据所述方法的另一实施例，所述形成步骤可包括使用与所述对准目标(420)对准的掩模。根据所述方法的另一实施例，可形成到所述经重掺杂N+区(404b)的漏极连接，可形成到所述多晶硅栅极(418)的栅极连接，且可形成到所述另一经重掺杂N+区(412)的源极连接。根据所述方法的另一实施例，可形成多个HV MOSFET装置。根据所述方法的另一实施例，所述N阱(404a)及经轻掺杂K衬底(402)可形成所述MOSFET装置的漂移区域中的渐变结。根据所述方法的另一实施例，可使用调整所述N阱(404a)的长度的步骤以减小所述MOSFET装置的高场效应。根据所述方法的另一实施例，可使用调整所述N阱(404a)的长度的步骤以减小所述MOSFET装置的接通电阻。
[0013]根据再一实施例，一种高电压(HV)金属氧化物半导体(MOS)场效应晶体管(FET)装置可包括:零层(422)，其在经轻掺杂N_衬底(402)上，所述经轻掺杂N—衬底具有在所述经轻掺杂【衬底(402)的表面上及所述经轻掺杂N_衬底(402)的作用装置区域外部的经蚀刻对准目标(420)小阱(404a)，其植入于所述经轻掺杂【衬底(402)的一部分中，其中所述N阱(404a)可比所述经轻掺杂N_衬底(402)更重地被掺杂；P型区(424)，其植入于所述经轻掺杂N—衬底(402)的一部分中；经重掺杂N+区(404b)，其植入于所述N阱(404a)的一部分中；另一经重掺杂N+区(412)，其植入于所述P型区(424)的一部分中；经重掺杂P+区(426)，其植入于所述P型区(424)的一部分中；场氧化物(414)，其邻近所述经重掺杂N+区(404b)及所述经重掺杂P+区(426);栅极氧化物(416)，其形成于所述经轻掺杂Ni寸底(402)及所述P型区(424)的部分上方；及多晶硅栅极(418)，其形成于所述栅极氧化物(416)上方。 [0014]根据另一实施例，其中所述对准目标可用于对准所述N阱(404a)、所述P型区(424)、所述经重掺杂N+区(404b)、所述另一经重掺杂N+区(412)、所述经重掺杂P+区(426)、所述场氧化物(414)、所述栅极氧化物(416)及所述多晶硅栅极(418)的植入。根据另一实施例，可形成到所述经重掺杂P+区(404b)的漏极连接，可形成到所述多晶硅栅极(418)的栅极连接，且可形成到所述另一经重掺杂P+区(412)的源极连接。根据另一实施例，可形成多个高电压金属氧化物半导体场效应晶体管装置。根据又另一实施例，所述N阱(404a)及经轻掺杂N—衬底(402)可形成所述MOSFET装置的漂移区域中的渐变结。根据另一实施例，所述N阱(404a)的长度可经调整以减小所述MOSFET装置的高场效应。根据另一实施例，所述N阱(404a)的长度可经调整以减小所述MOSFET装置的接通电阻。根据另一实施例，所述另一经重掺杂N+区(412)与所述经重掺杂P+区(426)可对接在一起且所述经重掺杂P+区(426)可连接到所述源极连接。根据另一实施例，所述另一经重掺杂N+区(412)与所述经重掺杂P+区(426)可间隔开，且所述经重掺杂P+区(426)可连接到用于调整所述P型区(424)的电压电位的电压。
【专利附图】
【附图说明】
[0015]参考结合附图进行的以下描述可更完全理解本发明，附图中:
[0016]图1图解说明用以在p衬底中形成n阱植入物的现有技术工艺制作步骤的示意性立面图；
[0017]图2及2A图解说明根据本发明的特定实例性实施例用于在P衬底中形成多个N阱植入物的工艺制作步骤的示意性立面图；[0018]图3图解说明根据本发明的教示展示具有多N阱漏极工程的HV MOS装置中的驱动电流的改进的Vds及Ids的电压-电流曲线图；及
[0019]图4及4A图解说明根据本发明的另一特定实例性实施例用于在N—衬底中形成N阱植入物及经轻掺杂P阱植入物的工艺制作步骤的示意性立面图。
[0020]尽管易于对本发明作出各种修改及替代形式，但已在图式中展示并在本文中详细描述其特定实例性实施例。然而，应了解，本文对特定实例性实施例的描述并非打算将本发明限定于本文所揭示的特定形式，而是相反，本发明将涵盖由所附权利要求书所界定的所有修改及等效形式。
【具体实施方式】
[0021]通过使用经不同掺杂阱植入物，可在场氧化物下方形成渐变N阱结。通过以下操作在P衬底中形成多个N阱植入物或在经轻掺杂N衬底中形成单个N阱植入物:首先给硅衬底蚀刻用于将未来工艺掩模与其对准的对准目标。所述对准目标在任何作用装置区域外部。通过使用不同掺杂水平的N阱植入物，可形成金属氧化物半导体(MOS)场效应晶体管(FET)的漂移区域中的渐变结且可借此实现伪Ldd结构。通过细调较重及较轻掺杂的N阱植入物的长度，可显著减小高场效应，以及减小HV MOS FET装置的接通电阻。
[0022]现在参考图式，示意性地图解说明特定实例性实施例的细节。图式中的相同元件将由相同编号表示，且相似元件将由带有不同小写字母后缀的相同编号表示。
[0023]参考图2及2A，其描绘根据本发明的特定实例性实施例用于在P衬底中形成多个N阱植入物的工艺制作步骤的示意性立面图。图2(a)中展示通过给硅P衬底202蚀刻用于将未来掩模与其对准的对准目标220而形成“零”层222。对准目标220在任何作用装置区域外部。此后可如下文中更全面描述执行多个植入物。通过使用不同掺杂水平的多个阱植入物，可形成金属氧化物半导体(MOS)场效应晶体管(FET)的漂移区域中的渐变结且可借此实现伪Ldd结构。
[0024]图2(b)中展示通过集成电路半导体制作领域的一般技术人员众所周知的手段(例如，植入及驱动(热))形成经轻掺杂N—阱204a。图2(c)中展示通过众所周知的手段(例如，植入及驱动(热))形成第二经较重掺杂的N阱204b。图2(d)中展示通过众所周知的手段生长(形成)场氧化物214a、214b及214c。图2 (e)中展示通过众所周知的手段生长(形成)栅极氧化物216。图2(f)中展示通过众所周知的手段在栅极氧化物216上方生长(形成)多晶硅218。图2(g)中展示通过众所周知的手段而通过(举例来说但不限于)栅极氧化物216上方的光刻及蚀刻将多晶硅218形成为多晶硅栅极218。图2(h)中展示通过众所周知的手段(例如，植入及驱动(热))形成经重掺杂N+区204c及212以分别用于漏极及源极连接。预期且在本发明的范围内，可在场氧化物/隔离物处于适当位置之后植入阱，且可在不具有驱动(热)的情况下对所述阱进行植入及掺杂剂活化。
[0025]前述制作步骤形成图2(h)中所展示的高电压(HV)MOS FET0针对前述步骤中的每一者，使用对准目标220来对准其相应掩模。多个N阱植入物204形成HV MOS FET的漂移区域中的渐变结。通过细调重及轻N阱植入物的长度，可显著减小高场效应，而且减小HVMOS FET装置的接通电阻。
[0026]参考图3，其描绘根据本发明的教示展示具有多N阱漏极工程的HV MOS FET装置中的驱动电流的改进的Vds及Ids的电压-电流曲线图。本发明的优点是:1)阱植入物的更准确对准，2)使用多个阱植入物以产生工程漂移/漏极的能力，3)更佳的驱动电流，4)热载子影响的消除，及5)装置操作的更宽广电压范围。
[0027]参考图4及4A，其描绘根据本发明的另一特定实例性实施例用于在N—衬底中形成N阱植入物及经轻掺杂P阱植入物的工艺制作步骤的示意性立面图。图4(a)中展示通过给经轻掺杂N_衬底402蚀刻用于将未来掩模与其对准的对准目标420而形成“零”层422。对准目标420在任何作用装置区域外部。此后可如下文中更全面描述执行多个植入物。通过使用不同于经轻掺杂f衬底402的掺杂水平的N阱402a，可形成金属氧化物半导体(MOS)场效应晶体管(FET)的漂移区域中的渐变结且可借此实现伪Ldd结构。
[0028]图4 (b)中展示通过众所周知的手段(例如，植入及驱动(热))在经轻掺杂N_衬底402中形成经较重掺杂的N阱404a。图4(c)中展示通过众所周知的手段生长(形成)场氧化物414a、414b及414c。图4(d)中展示通过众所周知的手段生长(形成)栅极氧化物416。图4(e)中展示通过众所周知的手段在栅极氧化物416上方生长(形成)多晶硅418。图4(f)中展示通过众所周知的手段而通过(举例来说但不限于)栅极氧化物416上方的光刻及蚀刻将多晶娃418形成为多晶娃栅极418。
[0029]图4(g)中展示通过众所周知的手段(例如，光、植入及驱动(热))在经轻掺杂N_衬底402中形成低浓度植入P型区424。还可在不需要用于某些植入条件的驱动(热)的情况下形成P型区424。图4(h)中展示通过众所周知的植入手段分别在N阱404a及P型阱424中形成经重掺杂N+区404b及412以分别用于漏极及源极连接。图4(i)中展示通过众所周知的植入手段在P型区424中形成经重掺杂P+区426。
[0030]经重掺杂P+区426用作到P型区424的连接。经重掺杂P+区426可邻近经重掺杂N+区412而对接且还连接到源极触点(如图4A中所展示)，或与经重掺杂N+区412分离且连接到电压源(未展示)以改变P型区424的电位。针对前述步骤中的每一者，使用对准目标420来对准其相应掩模。N阱植入物404a及经轻掺杂N—衬底402形成HV MOSFET的漂移区域中的渐变结。通过细调N阱植入物404a的长度，可显著减小高场效应，以及减小HV MOS FET装置的接通电阻。
[0031]虽然已参考本发明的实例性实施例描绘、描述及界定了本发明的实施例，但此些参考并不意味着限定本发明，且不应推断出存在此种限定。所揭示的标的物能够在形式及功能上具有大量修改、改动及等效形式，相关领域的且受益于本发明的技术人员将会联想到这些修改、改动及等效形式。所描绘及所描述的本发明各实施例仅为实例，而并非对本发明的范围的穷尽性说明。
【权利要求】
1.一种用于制作高电压HV金属氧化物半导体MOS场效应晶体管FET装置的方法，所述方法包括以下步骤: 通过在P衬底(202)的表面上及所述P衬底(202)的作用装置区域外部蚀刻对准目标(220)而在所述P衬底(202)上形成零层(222)； 通过植入在所述P衬底(202)的一部分中形成经轻掺杂N阱(204a)； 通过植入在所述经轻掺杂N阱(204a)的一部分中形成经掺杂N阱(204b)； 在所述P衬底(202)的某些部分上方形成场氧化物(214)； 在所述经轻掺杂N阱(204a)的一部分及所述P衬底(202)的一部分上方形成栅极氧化物(216)； 在所述栅极氧化物(216)上方形成多晶硅栅极(218);及 通过植入在所述经掺杂N阱(204b)的一部分中形成经重掺杂N+区(204c)且在所述P衬底(202)的另一部分中形成另一经重掺杂N+区(212)。
2.根据权利要求1所述的方法，其中所述形成步骤包括使用与所述对准目标(220)对准的掩模。
3.根据权利要求1所述的方法，其中形成到所述经重掺杂N+区(204c)的漏极连接，形成到所述多晶硅栅极(218)的 栅极连接，且形成到所述另一经重掺杂N+区(212)的源极连接。
4.根据权利要求1所述的方法，其中形成多个HVMOSFET装置。
5.根据权利要求1所述的方法，其中所述经轻掺杂N阱(204a)及经掺杂N阱(204b)形成所述MOSFET装置的漂移区域中的渐变结。
6.根据权利要求1所述的方法，其进一步包括调整所述经轻掺杂及经掺杂N阱(204a及204b)的长度以减小所述MOSFET装置的高场效应的步骤。
7.根据权利要求1所述的方法，其进一步包括调整所述经轻掺杂及经掺杂N阱(204a及204b)的长度以减小所述MOSFET装置的接通电阻的步骤。
8.一种高电压HV金属氧化物半导体MOS场效应晶体管FET装置，其包括: 零层(222)，其在P衬底(202)上，所述P衬底(202)在其表面上及所述P衬底(202)的作用装置区域外部具有经蚀刻对准目标； 经轻掺杂N阱(204a)，其植入于所述P衬底的一部分中； 经掺杂N阱(204b)，其植入于所述经轻掺杂N阱(204a)的一部分中； 经重掺杂N+区(204c)，其植入于所述经掺杂N阱(204b)的一部分中； 另一经重掺杂N+区(212)，其植入于所述P衬底(202)的另一部分中； 场氧化物(214)，其邻近所述经重掺杂N+区(204c)及所述另一经重掺杂N+区(212)形成； 栅极氧化物(216)，其在所述经轻掺杂N阱(204a)的一部分上方且邻近所述另一经重掺杂N+区(212)形成；及 多晶硅栅极(218)，其形成于所述栅极氧化物(216)上方。
9.根据权利要求8所述的HVMOSFET装置，其中所述对准目标(220)用于对准所述经轻掺杂N阱(204a)、所述经掺杂N阱(204b)、所述经重掺杂N+区(204c)、所述另一经重掺杂N+区(212)、所述场氧化物(214)、所述栅极氧化物(216)及所述多晶硅栅极(218)的植入。
10.根据权利要求8所述的HVMOSFET装置，其中形成到所述经重掺杂N+区(204c)的漏极连接，形成到所述多晶硅栅极(218)的栅极连接，且形成到所述另一经重掺杂N+区(212)的源极连接。
11.根据权利要求8所述的HVMOSFET装置，其中形成多个高电压金属氧化物半导体场效应晶体管装置。
12.根据权利要求8所述的HVMOSFET装置，其中所述经轻掺杂N阱(204a)及经掺杂N阱(204b)形成所述MOSFET装置的漂移区域中的渐变结。
13.根据权利要求8所述的HVMOSFET装置，其中所述经轻掺杂N阱(204a)及经掺杂N阱(204b)的长度经调整以减小所述MOSFET装置的高场效应。
14.根据权利要求8所述的HVMOSFET装置，其中所述经轻掺杂N阱(204a)及所述经掺杂N阱(204b)的长度经调整以减小所述MOSFET装置的接通电阻。
15.一种用于制作高电压HV金属氧化物半导体MOS场效应晶体管FET装置的方法，所述方法包括以下步骤: 通过在经轻掺杂『衬底(4 02)的表面上及所述经轻掺杂N_衬底(402)的作用装置区域外部蚀刻对准目标(420)而在所述经轻掺杂N_衬底(402)上形成零层(422)； 通过植入在所述经轻掺杂N_衬底(402)的一部分中形成N阱(404a)，其中所述N阱(404a)比所述经轻掺杂N_衬底(402)更重地被掺杂； 在所述经轻掺杂【衬底(402)的某些部分上方形成场氧化物(414)； 在所述经轻掺杂N—衬底(402)的部分上方形成栅极氧化物(416)； 在所述栅极氧化物(416)上方形成多晶硅栅极(418)； 通过植入在所述经轻掺杂N_衬底(402)的一部分中形成P型区(424)； 通过植入在所述N阱(404a)的一部分中形成经重掺杂N+区(404b)且在所述P型区(424)的一部分中形成另一经重掺杂N+区(412);及 通过植入在所述P型区(424)的一部分中形成经重掺杂P+区(426)。
16.根据权利要求15所述的方法，其中所述形成步骤包括使用与所述对准目标(420)对准的掩模。
17.根据权利要求15所述的方法，其中形成到所述经重掺杂N+区(404b)的漏极连接，形成到所述多晶硅栅极(418)的栅极连接，且形成到所述另一经重掺杂N+区(412)的源极连接。
18.根据权利要求15所述的方法，其中形成多个HVMOSFET装置。
19.根据权利要求15所述的方法，其中所述N阱(404a)及经轻掺杂N_衬底(402)形成所述MOSFET装置的漂移区域中的渐变结。
20.根据权利要求15所述的方法，其进一步包括调整所述N阱(404a)的长度以减小所述MOSFET装置的高场效应的步骤。
21.根据权利要求15所述的方法，其进一步包括调整所述N阱(404a)的长度以减小所述MOSFET装置的接通电阻的步骤。
22.一种高电压HV金属氧化物半导体MOS场效应晶体管FET装置，其包括: 零层(422)，其在经轻掺杂N_衬底(402)上，所述经轻掺杂【衬底(402)在所述经轻掺杂N_衬底(402)的表面上及所述经轻掺杂N_衬底(402)的作用装置区域外部具有经蚀刻对准目标(420)； N阱(404a)，其植入于所述经轻掺杂N—衬底(402)的一部分中，其中所述N阱(404a)比所述经轻掺杂【衬底(402)更重地被掺杂； P型区(424)，其植入于所述经轻掺杂【衬底(402)的一部分中； 经重掺杂N+区(404b)，其植入于所述N阱(404a)的一部分中； 另一经重掺杂N+区(412)，其植入于所述P型区(424)的一部分中； 经重掺杂P+区(426)，其植入于所述P型区(424)的一部分中； 场氧化物(414)，其邻近所述经重掺杂N+区(404b)及所述经重掺杂P+区(426)； 栅极氧化物(416)，其形成于所述经轻掺杂【衬底(402)及所述P型区(424)的部分上方；及 多晶硅栅极(418)，其形成于所述栅极氧化物(416)上方。
23.根据权利要求22所述的HVMOSFET装置，其中所述对准目标用于对准所述N阱(404a)、所述P型区(424)、所述经重掺杂N+区(404b)、所述另一经重掺杂N+区(412)、所述经重掺杂P+区(426)、所述场氧化物(414)、所述栅极氧化物(416)及所述多晶硅栅极(418)的植入。
24.根据权利要求22所述的HVMOSFET装置，其中形成到所述经重掺杂P+区(404b)的漏极连接，形成到所述多晶硅栅极(418)的栅极连接，且形成到所述另一经重掺杂P+区(412)的源极连接。
25.根据权利要求22所述的HVMOSFET装置，其中形成多个高电压金属氧化物半导体场效应晶体管装置。
26.根据权利要求22所述的HVMOSFET装置，其中所述N阱(404a)及经轻掺杂N—衬底(402)形成所述MOSFET装置的漂移区域中的渐变结。
27.根据权利要求22所述的HVMOSFET装置，其中所述N阱(404a)的长度经调整以减小所述MOSFET装置的高场效应。
28.根据权利要求22所述的HVMOSFET装置，其中所述N阱(404a)的长度经调整以减小所述MOSFET装置的接通电阻。
29.根据权利要求22所述的HVMOSFET装置，其中所述另一经重掺杂N+区(412)与所述经重掺杂P+区(426)对接在一起，且所述经重掺杂P+区(426)连接到所述源极连接。
30.根据权利要求22所述的HVMOSFET装置，其中所述另一经重掺杂N+区(412)与所述经重掺杂P+区(426)间隔开，且所述经重掺杂P+区(426)连接到用于调整所述P型区(424)的电压电位的电压。
【文档编号】H01L23/544GK103814444SQ201280044545
【公开日】2014年5月21日 申请日期:2012年7月23日 优先权日:2011年7月25日
【发明者】格雷戈里·迪克斯, 莱顿·E·麦基恩, 伊恩·利文斯顿, 罗杰·梅尔彻, 罗恩·布雷思韦特 申请人:密克罗奇普技术公司