一种氮化镓基发光二极管外延片及其制作方法与流程

本发明涉及半导体技术领域，特别涉及一种氮化镓基发光二极管外延片及其制作方法。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。led因具有节能环保、可靠性高、使用寿命长等优点而受到广泛的关注，近年来在背景光源和显示屏领域大放异彩，并且开始向民用照明市场进军。由于民用照明侧重于产品的省电节能和使用寿命，因此降低led的串联电阻和提高led的抗静电能力显得尤为关键。

外延片是led制备过程中的初级成品。现有的led外延片包括衬底、n型半导体层、有源层和p型半导体层，n型半导体层、有源层和p型半导体层依次层叠在衬底上。p型半导体层用于提供进行复合发光的空穴，n型半导体层用于提供进行复合发光的电子，有源层用于进行电子和空穴的辐射复合发光，衬底用于为外延材料提供生长表面。

n型半导体提供的电子数量远大于p型半导体层的空穴数量，加上电子的体积远小于空穴的体积，导致注入有源层中的电子数量远大于空穴数量。为了避免n型半导体层提供的电子迁移到p型半导体层中与空穴进行非辐射复合，通常会在有源层和p型半导体层之间设置电子阻挡层，可以阻挡电子从有源层跃迁到p型半导体层。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

电子阻挡层在阻挡电子从有源层跃迁到p型半导体层的同时，也会对p型半导体层提供的空穴注入有源层造成影响。而且空穴的体积比电子的体积大，空穴的移动比电子困难，因此空穴注入有源层比较困难，影响有源层中电子和空穴的复合发光，最终降低led的发光效率。

技术实现要素：

本发明实施例提供了一种氮化镓基发光二极管外延片及其制作方法，能够解决现有技术空穴注入有源层比较困难，降低led的发光效率的问题。所述技术方案如下：

一方面，本发明实施例提供了一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、电子提供层、有源层、电子阻挡层和空穴提供层，所述电子提供层、所述有源层、所述电子阻挡层和所述空穴提供层依次层叠在所述衬底上，所述电子阻挡层包括p型氮化铝镓层以及插入在所述p型氮化铝镓层中的至少一个n型氮化镓层，所述p型氮化铝镓层的厚度大于所述电子阻挡层的厚度的1/2。

可选地，所述电子阻挡层中每个n型氮化镓层的厚度为2nm～10nm。

优选地，所述电子阻挡层中n型氮化镓层的数量为2个～10个。

更优选地，所述电子阻挡层的厚度为50nm～150nm。

可选地，所述电子阻挡层中每个n型氮化镓层中n型掺杂剂的掺杂浓度与所述p型氮化铝镓层中p型掺杂剂的掺杂浓度相同。

优选地，所述电子阻挡层中每个n型氮化镓层中n型掺杂剂的掺杂浓度为10¹⁸cm^-3～10²⁰cm^-3，所述p型氮化铝镓层中p型掺杂剂的掺杂浓度为10¹⁸cm^-3～10²⁰cm^-3。

可选地，所述电子提供层包括n型氮化镓层和至少一个p型氮化镓层，所述至少一个p型氮化镓层插入在所述电子提供层的n型氮化镓层中，所述电子提供层中n型氮化镓层的厚度大于所述电子提供层的厚度的1/2。

另一方面，本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，所述制作方法包括：

提供一衬底；

在所述衬底上依次生长电子提供层、有源层、电子阻挡层和空穴提供层；

其中，所述电子阻挡层包括p型氮化铝镓层以及插入在所述p型氮化铝镓层中的至少一个n型氮化镓层，所述p型氮化铝镓层的厚度大于所述电子阻挡层的厚度的1/2。

可选地，所述电子阻挡层中n型氮化镓层的生长条件与所述p型氮化铝镓层的生长条件相同，所述生长条件包括生长温度和生长压力。

优选地，所述电子阻挡层的生长温度为850℃～1000℃，所述电子阻挡层的生长压力为100torr～500torr。

本发明实施例提供的技术方案带来的有益效果是：

通过在p型氮化铝镓层中插入至少一个n型氮化镓层形成电子阻挡层，由于p型氮化铝镓层的厚度大于电子阻挡层的厚度的1/2，因此电子阻挡层依然可以有效阻挡电子从有源层跃迁到空穴提供层。同时n型氮化镓层和p型氮化铝镓层之间形成良好的二维空穴气，可以有效促进空穴遂穿，提高空穴的迁移率，有利于有源层中电子和空穴复合发光，最终提高led的发光效率。而且n型氮化镓层和p型氮化铝镓层形成pn结，n型氮化镓层和p型氮化铝镓层变成空间电荷区，空间电荷区内存在可以横向移动的自由电荷，可以提升空穴的横向扩展能力，增加空穴的扩展与注入，降低电子阻挡层的体电阻，进一步提高空穴的迁移率，最终提高led的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图；

图2是本发明实施例提供的一种电子阻挡层的结构示意图；

图3是本发明实施例提供的另一种电子阻挡层的结构示意图；

图4是本发明实施例提供的又一种电子阻挡层的结构示意图；

图5是本发明实施例提供的又一种电子阻挡层的结构示意图；

图6是本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种氮化镓基发光二极管外延片。图1为本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图。参见图1，该氮化镓基发光二极管外延片包括衬底10、电子提供层20、有源层30、电子阻挡层40和空穴提供层50，电子提供层20、有源层30、电子阻挡层40和空穴提供层50依次层叠在衬底10上。

图2为本发明实施例提供的一种电子阻挡层的结构示意图，图3为本发明实施例提供的另一种电子阻挡层的结构示意图，图4为本发明实施例提供的又一种电子阻挡层的结构示意图，图5为本发明实施例提供的又一种电子阻挡层的结构示意图。参见图2～图5，在本实施例中，电子阻挡层40包括p型氮化铝镓层41(如alyga1-yn，0.1＜y＜0.5)以及插入在p型氮化铝镓层41中的至少一个n型氮化镓层42，p型氮化铝镓层41的厚度大于电子阻挡层40的厚度的1/2。

本发明实施例通过在p型氮化铝镓层中插入至少一个n型氮化镓层形成电子阻挡层，由于p型氮化铝镓层的厚度大于电子阻挡层的厚度的1/2，因此电子阻挡层依然可以有效阻挡电子从有源层跃迁到空穴提供层。同时n型氮化镓层和p型氮化铝镓层之间形成良好的二维空穴气，可以有效促进空穴遂穿，提高空穴的迁移率，有利于有源层中电子和空穴复合发光，最终提高led的发光效率。而且n型氮化镓层和p型氮化铝镓层形成pn结，n型氮化镓层和p型氮化铝镓层变成空间电荷区，空间电荷区内存在可以横向移动的自由电荷，可以提升空穴的横向扩展能力，增加空穴的扩展与注入，降低电子阻挡层的体电阻，进一步提高空穴的迁移率，最终提高led的发光效率。

在实际应用中，如图2和图3所示，p型氮化铝镓层41中插入的n型氮化镓层42的数量可以为一个；如图4和图5所示，p型氮化铝镓层41中插入的n型氮化镓层42的数量也可以为多个。如图2和图4所示n型氮化镓层42可以均匀插入在p型氮化铝镓层41中，即n型氮化镓层42两侧的p型氮化铝镓层41的厚度相同；如图3和图5所示，n型氮化镓层42也可以随意插入在p型氮化铝镓层41中的任意位置，如n型氮化镓层42两侧的p型氮化铝镓层41的厚度不同。需要说明的是，图2～图5中n型氮化镓层的数量和插入位置仅为举例，本发明的具体实现并不限制于此。

可选地，电子阻挡层40中每个n型氮化镓层42的厚度可以为2nm～10nm，优选为6nm。如果电子阻挡层中n型氮化镓层的厚度小于2nm，则可能由于电子阻挡层中n型氮化镓层较薄而无法与p型氮化铝镓层形成良好的二维空穴气，无法有效促进空穴遂穿，造成led的发光效率较低；如果电子阻挡层中n型氮化镓层的厚度大于10nm，则可能由于电子阻挡层中n型氮化镓层较厚而与空穴复合，减少注入有源层中的空穴数量，最终降低led的发光效率。

进一步地，电子阻挡层40中n型氮化镓层42的数量可以为2个～10个，优选为6个。如果电子阻挡层中n型氮化镓层的数量少于2个，则可能由于电子阻挡层中n型氮化镓层的数量较少，空穴的遂穿效果较差，导致led的发光效率较低；如果电子阻挡层中n型氮化镓层的数量多于10个，则可能由于电子阻挡层中n型氮化镓层的数量较多而与空穴复合，减少注入有源层中的空穴数量，最终降低led的发光效率。

更进一步地，电子阻挡层40的厚度可以为50nm～150nm，优选为100nm。如果电子阻挡层的厚度小于50nm，则可能由于电子阻挡层较薄而无法有效阻挡电子跃迁到空穴提供层中，导致led芯片漏电，降低led的抗静电能力；如果电子阻挡层的厚度大于150nm，则可能由于电子阻挡层较厚而影响空穴注入有源层中，降低led的发光效率。

可选地，电子阻挡层40中每个n型氮化镓层42中n型掺杂剂的掺杂浓度可以与p型氮化铝镓层41中p型掺杂剂的掺杂浓度相同，实现上更为简单方便。

具体地，电子阻挡层40中每个n型氮化镓层42中n型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3，优选为10¹⁹cm^-3。如果电子阻挡层中n型氮化镓层中n型掺杂剂的掺杂浓度低于10¹⁸cm^-3，则可能由于电子阻挡层中n型氮化镓层中n型掺杂剂的掺杂浓度较低而无法与p型氮化铝镓层形成良好的二维空穴气，无法有效促进空穴遂穿，造成led的发光效率较低；如果电子阻挡层中n型氮化镓层中n型掺杂剂的掺杂浓度高于10²⁰cm^-3，则可能由于电子阻挡层中n型氮化镓层中n型掺杂剂的掺杂浓度较高而与空穴复合，减少注入有源层中的空穴数量，最终降低led的发光效率。

具体地，p型氮化铝镓层41中p型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3，优选为10¹⁹cm^-3。如果p型氮化铝镓层中p型掺杂剂的掺杂浓度低于10¹⁸cm^-3，则可能由于p型氮化铝镓层中p型掺杂剂的掺杂浓度较低而影响空穴注入有源层中，降低led的发光效率；如果p型氮化铝镓层中p型掺杂剂的掺杂浓度高于10²⁰cm^-3，则可能由于p型氮化铝镓层中p型掺杂剂的掺杂浓度较高而造成电子阻挡层的晶体质量较差，影响外延片整体的晶体质量，最终降低led的发光效率。

在本实施例的一种实现方式中，电子提供层20可以包括n型氮化镓层21和至少一个p型氮化镓层22，至少一个p型氮化镓层22插入在电子提供层20的n型氮化镓层21中，电子提供层20中n型氮化镓层21的厚度大于电子提供层20的厚度的1/2。

通过在n型氮化镓层中插入至少一个p型氮化镓层形成电子提供层，由于n型氮化镓层的厚度大于电子提供层的厚度的1/2，因此电子提供层可以为有源层提供复合发光的电子。同时p型氮化镓层和n型氮化镓层形成pn结，p型氮化镓层和n型氮化镓层变成空间电荷区，空间电荷区内存在可以横向移动的自由电荷，可以提升电子的横向扩展能力，增加电子提供层中电流的扩展与传输，降低电子提供层的体电阻，进而降低芯片的正向电压。

在实际应用中，电子提供层20的n型氮化镓层21中插入的p型氮化镓层22的数量可以为一个，也可以为多个。p型氮化镓层22可以均匀插入在电子提供层20的n型氮化镓层21中，即p型氮化镓层22两侧的n型氮化镓层21的厚度相同；也可以随意插入在n型氮化镓层21中的任意位置，即p型氮化镓层22两侧的n型氮化镓层21的厚度不同。

可选地，每个p型氮化镓层22的厚度可以为5nm～30nm，优选为20nm。如果p型氮化镓层的厚度小于5nm，则可能由于p型氮化镓层较薄而无法与n型氮化镓层配合形成pn结，导致无法有效提升电子的横向扩展能力；如果p型氮化镓层的厚度大于30nm，则可能由于p型氮化镓层较厚而与n型氮化镓层中的电子复合，减少电子提供层注入有源层中的电子数量，最终降低led的发光效率。

进一步地，每个p型氮化镓层22的数量可以为1个～20个，优选为10个。如果p型氮化镓层的数量大于20个，则可能由于p型氮化镓层的数量较多而与n型氮化镓层中的电子复合，减少电子提供层注入有源层中的电子数量，最终降低led的发光效率。

更进一步地，电子提供层20的厚度可以为2μm～8μm，优选为5μm。如果电子提供层的厚度小于2μm，则可能由于电子提供层较薄而导致led芯片的正向电压较高；如果电子提供层的厚度大于8μm，则可能由于电子提供层较厚而造成材料的浪费。

可选地，每个p型氮化镓层22中p型掺杂剂的掺杂浓度可以与电子提供层20中n型氮化镓层21中n型掺杂剂的掺杂浓度相同。

p型氮化镓层和n型氮化镓层采用相同的掺杂浓度，实现上更为简单方便。同时在相同的掺杂浓度下，p型掺杂剂提供的空穴数量会远小于n型掺杂剂提供的电子数量，不会影响到电子提供层向有源层注入电子。

具体地，每个p型氮化镓层22中p型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3。如果p型氮化镓层中p型掺杂剂的掺杂浓度小于10¹⁸cm^-3，则可能由于p型氮化镓层中p型掺杂剂的掺杂浓度较低而无法与n型氮化镓层配合形成pn结，导致无法有效提升电子的横向扩展能力；如果p型氮化镓层中p型掺杂剂的掺杂浓度大于10²⁰cm^-3，则可能由于p型氮化镓层中p型掺杂剂的掺杂浓度较高而与n型氮化镓层中的电子复合，减少电子提供层注入有源层中的电子数量，最终降低led的发光效率。

具体地，电子提供层20中n型氮化镓层21中n型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3。如果n型氮化镓层中n型掺杂剂的掺杂浓度小于10¹⁸cm^-3，则可能由于n型氮化镓层中n型掺杂剂的掺杂浓度较低而影响电子提供层向有源层中注入电子；如果n型氮化镓层中n型掺杂剂的掺杂浓度大于10²⁰cm^-3，则可能由于n型氮化镓层中n型掺杂剂的掺杂浓度较高而影响外延片整体的晶体质量，最终降低led的发光效率。

在本实施例的另一种实现方式中，电子提供层20的材料可以采用n型掺杂的氮化镓。

进一步地，电子提供层20的厚度可以为2μm～8μm，优选为5μm；电子提供层20中n型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

具体地，衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)，如晶向为[0001]的蓝宝石。有源层30可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(ingan)，如inxga1-xn，0＜x＜1，量子垒的材料可以采用氮化镓。空穴提供层50的材料可以采用p型掺杂(如镁)的氮化镓。

进一步地，量子阱的厚度可以为3nm～4nm，优选为3.5nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～11个，优选为8个。空穴提供层50的厚度可以为100nm～500nm，优选为300nm；空穴提供层50中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括缓冲层61，缓冲层61设置在衬底10和电子提供层20之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，并为氮化镓材料外延生长提供成核中心。

具体地，缓冲层61的材料可以采用氮化镓。

进一步地，缓冲层61的厚度可以为15nm～40nm，优选为25nm。

优选地，如图1所示，该氮化镓基发光二极管外延片还可以包括未掺杂氮化镓层62，未掺杂氮化镓层62设置在缓冲层61和电子提供层20之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。

进一步地，三维成核层的厚度可以为100nm～600nm，优选为350nm；二维恢复层的厚度可以为500nm～800nm，优选为650nm；本征氮化镓层的厚度可以为800nm～2μm，优选为1.4μm。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括应力释放层70，应力释放层70设置在电子提供层20和有源层30之间，以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高led的内量子效率，进而提高led的发光效率。

具体地，应力释放层70的材料可以采用镓铟铝氮(alingan)，可以有效释放蓝宝石和氮化镓晶格失配产生的应力，改善外延片的晶体质量，提高led的发光效率。

优选地，应力释放层70中铝组分的摩尔含量可以小于或等于0.2，应力释放层70中铟组分的摩尔含量可以小于或等于0.05，以避免造成不良影响。

进一步地，应力释放层70的厚度可以为50nm～500nm，优选为300nm。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括低温p型层80，低温p型层80设置在有源层30和电子阻挡层40之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

具体地，低温p型层80的材料可以为与空穴提供层50的材料相同。在本实施例中，低温p型层80的材料可以为p型掺杂的氮化镓。

进一步地，低温p型层80的厚度可以为10nm～50nm，优选为30nm；低温p型层80中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括p型接触层90，p型接触层90设置在空穴提供层50上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

具体地，p型接触层90的材料可以采用p型掺杂的氮化铟镓。

进一步地，p型接触层90的厚度可以为5nm～100nm，优选为50nm；p型接触层90中p型掺杂剂的掺杂浓度可以为10²¹/cm³～10²²/cm³，优选为5*10²¹/cm³。

图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、电子提供层20、有源层30、电子阻挡层40和空穴提供层50，电子提供层20、有源层30、电子阻挡层40和空穴提供层50依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；电子提供层20的材料采用n型掺杂的氮化镓，厚度为5μm，n型掺杂剂的掺杂浓度为10¹⁹cm^-3；有源层30包括交替层叠的8个量子阱和8个量子垒，量子阱的材料采用氮化铟镓，量子阱的厚度为3.5nm，量子垒的材料采用氮化镓，量子垒的厚度为15nm；电子阻挡层40包括p型氮化铝镓层41以及插入在p型氮化铝镓层41中的2个n型氮化镓层42，电子阻挡层40中n型氮化镓层42的厚度为10nm，电子阻挡层40中n型氮化镓层42中n型掺杂剂的掺杂浓度为10¹⁸cm^-3，p型氮化铝镓层41中p型掺杂剂的掺杂浓度为10¹⁸cm^-3，电子阻挡层的厚度为50nm；p型空穴提供层50的材料采用p型掺杂的氮化镓，厚度为300nm，p型掺杂剂的掺杂浓度为10¹⁹cm^-3。

将上述外延片制成芯片，与电子提供层由一个厚度为100nm、掺杂有浓度为10¹⁹cm^-3的p型掺杂剂的algan层组成且其它层结构相同的外延片制成的芯片相比，发光效率提高了5％～8％。

图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、电子提供层20、有源层30、电子阻挡层40和空穴提供层50，电子提供层20、有源层30、电子阻挡层40和空穴提供层50依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；电子提供层20的材料采用n型掺杂的氮化镓，厚度为5μm，n型掺杂剂的掺杂浓度为10¹⁹cm^-3；有源层30包括交替层叠的8个量子阱和8个量子垒，量子阱的材料采用氮化铟镓，量子阱的厚度为3.5nm，量子垒的材料采用氮化镓，量子垒的厚度为15nm；电子阻挡层40包括p型氮化铝镓层41以及插入在p型氮化铝镓层41中的6个n型氮化镓层42，电子阻挡层40中n型氮化镓层42的厚度为6nm，电子阻挡层40中n型氮化镓层42中n型掺杂剂的掺杂浓度为10¹⁹cm^-3，p型氮化铝镓层41中p型掺杂剂的掺杂浓度为10¹⁹cm^-3，电子阻挡层的厚度为100nm；p型空穴提供层50的材料采用p型掺杂的氮化镓，厚度为300nm，p型掺杂剂的掺杂浓度为10¹⁹cm^-3。

将上述外延片制成芯片，与电子提供层由一个厚度为100nm、掺杂有浓度为10¹⁹cm^-3的p型掺杂剂的algan层组成且其它层结构相同的外延片制成的芯片相比，发光效率提高了4％～6％。

图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、电子提供层20、有源层30、电子阻挡层40和空穴提供层50，电子提供层20、有源层30、电子阻挡层40和空穴提供层50依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；电子提供层20的材料采用n型掺杂的氮化镓，厚度为5μm，n型掺杂剂的掺杂浓度为10¹⁹cm^-3；有源层30包括交替层叠的8个量子阱和8个量子垒，量子阱的材料采用氮化铟镓，量子阱的厚度为3.5nm，量子垒的材料采用氮化镓，量子垒的厚度为15nm；电子阻挡层40包括p型氮化铝镓层41以及插入在p型氮化铝镓层41中的10个n型氮化镓层42，电子阻挡层40中n型氮化镓层42的厚度为2nm，电子阻挡层40中n型氮化镓层42中n型掺杂剂的掺杂浓度为10²⁰cm^-3，p型氮化铝镓层41中p型掺杂剂的掺杂浓度为10²⁰cm^-3，电子阻挡层的厚度为150nm；p型空穴提供层50的材料采用p型掺杂的氮化镓，厚度为300nm，p型掺杂剂的掺杂浓度为10¹⁹cm^-3。

将上述外延片制成芯片，与电子提供层由一个厚度为100nm、掺杂有浓度为10¹⁹cm^-3的p型掺杂剂的algan层组成且其它层结构相同的外延片制成的芯片相比，发光效率提高了2％～5％。

图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、电子提供层20、有源层30、电子阻挡层40和空穴提供层50，电子提供层20、有源层30、电子阻挡层40和空穴提供层50依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；电子提供层20包括n型氮化镓层21以及插入在n型氮化镓层21中的2个p型氮化镓层22，p型氮化镓层22的厚度为20nm，p型氮化镓层22中p型掺杂剂的掺杂浓度为10¹⁹cm^-3，n型氮化镓层21中n型掺杂剂的掺杂浓度为10¹⁹m^-3，电子提供层20的厚度为4μm；有源层30包括交替层叠的8个量子阱和8个量子垒，量子阱的材料采用氮化铟镓，量子阱的厚度为3.5nm，量子垒的材料采用氮化镓，量子垒的厚度为15nm；电子阻挡层40包括p型氮化铝镓层41以及插入在p型氮化铝镓层41中的2个n型氮化镓层42，电子阻挡层40中n型氮化镓层42的厚度为10nm，电子阻挡层40中n型氮化镓层42中n型掺杂剂的掺杂浓度为10¹⁸cm^-3，p型氮化铝镓层41中p型掺杂剂的掺杂浓度为10¹⁸cm^-3，电子阻挡层的厚度为50nm；p型空穴提供层50的材料采用p型掺杂的氮化镓，厚度为300nm，p型掺杂剂的掺杂浓度为10¹⁹cm^-3。

将上述外延片制成芯片，与电子提供层由一个厚度为100nm、掺杂有浓度为10¹⁹cm^-3的p型掺杂剂的algan层组成且其它层结构相同的外延片制成的芯片相比，发光效率提高了8％～10％。

图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、电子提供层20、有源层30、电子阻挡层40和空穴提供层50，电子提供层20、有源层30、电子阻挡层40和空穴提供层50依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；电子提供层20包括n型氮化镓层21以及插入在n型氮化镓层21中的10个p型氮化镓层22，p型氮化镓层22的厚度为10nm，p型氮化镓层22中p型掺杂剂的掺杂浓度为10¹⁹cm^-3，n型氮化镓层21中n型掺杂剂的掺杂浓度为10¹⁹cm^-3，电子提供层20的厚度为4μm；有源层30包括交替层叠的8个量子阱和8个量子垒，量子阱的材料采用氮化铟镓，量子阱的厚度为3.5nm，量子垒的材料采用氮化镓，量子垒的厚度为15nm；电子阻挡层40包括p型氮化铝镓层41以及插入在p型氮化铝镓层41中的6个n型氮化镓层42，电子阻挡层40中n型氮化镓层42的厚度为6nm，电子阻挡层40中n型氮化镓层42中n型掺杂剂的掺杂浓度为10¹⁹cm^-3，p型氮化铝镓层41中p型掺杂剂的掺杂浓度为10¹⁹cm^-3，电子阻挡层的厚度为100nm；p型空穴提供层50的材料采用p型掺杂的氮化镓，厚度为300nm，p型掺杂剂的掺杂浓度为10¹⁹cm^-3。

将上述外延片制成芯片，与电子提供层由一个厚度为100nm、掺杂有浓度为10¹⁹cm^-3的p型掺杂剂的algan层组成且其它层结构相同的外延片制成的芯片相比，发光效率提高了3％～6％。

本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，适用于制作图1所示的氮化镓基发光二极管外延片。图6为本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图，参见图6，该制作方法包括：

步骤201：提供一衬底。

控制温度为1000℃～1200℃(优选为1100℃)，在氢气气氛中对衬底进行1分钟～10分钟(优选为5分钟)退火处理；

对衬底进行氮化处理。

通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

步骤202：在衬底上依次生长电子提供层、有源层、电子阻挡层和空穴提供层。

在本实施例中，电子阻挡层包括p型氮化铝镓层以及插入在p型氮化铝镓层中的至少一个n型氮化镓层，p型氮化铝镓层的厚度大于电子阻挡层的厚度的1/2。

可选地，电子阻挡层中n型氮化镓层的生长条件可以与p型氮化铝镓层的生长条件相同，生长条件包括生长温度和生长压力。采用相同的生长条件，实现较为简单方便。

具体地，电子阻挡层的生长温度可以为850℃～1000℃，电子阻挡层的生长压力可以为100torr～500torr。匹配电子阻挡层的生长温度和生长压力，获得生长质量较好的电子阻挡层。

可选地，在n型氮化镓层生长之前，该制作方法还可以包括：

采用氢氟酸缓冲腐蚀液(英文：bufferedhydrofluorideacid，简称：bhf)对p型氮化铝镓层的表面进行处理。

通过在p型氮化铝镓层生长之后，采用bhf对p型氮化铝镓层的表面进行处理，可以清除p型氮化铝镓层表面富集的p型掺杂剂(如镁元素)，避免p型掺杂剂扩散进入后续生长的n型氮化镓层中。

优选地，bhf的处理时长可以为5min～30min，优选为15min。如果bhf的处理时长小于5min，则可能由于bhf的处理时长较短而无法有效清除p型氮化铝镓层表面富集的镁元素；如果bhf的处理时长大于30min，则可能由于bhf的处理时长较长而造成p型氮化铝镓层中的镁元素较低，影响空穴注入有源层中。

具体地，bhf的温度可以为20℃～40℃，优选为室温，如25℃，以降低实现成本。如果bhf的温度小于20℃，则可能由于bhf的温度较低而造成bhf的处理速度较慢，影响生长效率；如果bhf的温度大于40℃，则可能由于bhf的温度较高而造成bhf的处理速度交快，来不及及时停止bhf对p型氮化铝镓层的处理。

具体地，该步骤202可以包括：

第一步，控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在衬底上生长电子提供层；

第二步，在电子提供层上生长有源层；其中，量子阱的生长温度为720℃～829℃(优选为760℃)，压力为100torr～500torr(优选为300torr)；量子垒的生长温度为850℃～959℃(优选为900℃)，压力为100torr～500torr(优选为300torr)；

第三步，控制温度为850℃～1000℃(优选为900℃)，压力为100torr～300torr(优选为200torr)，在有源层上生长电子阻挡层。

第四步，控制温度为850℃～1000℃(优选为900℃)，压力为100torr～300torr(优选为200torr)，在电子阻挡层上生长空穴提供层。

可选地，在第一步之前，该制作方法还可以包括：

在衬底上生长缓冲层。

相应地，电子提供层生长在缓冲层上。

具体地，在衬底上生长缓冲层，可以包括：

控制温度为400℃～600℃(优选为500℃)，压力为400torr～600torr(优选为500torr)，在衬底上生长缓冲层；

控制温度为1000℃～1200℃(优选为1100℃)，压力为400torr～600torr(优选为500torr)，对缓冲层进行5分钟～10分钟(优选为8分钟)的原位退火处理。

优选地，在衬底上生长缓冲层之后，该制作方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

相应地，电子提供层生长在未掺杂氮化镓层上。

具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为100torr～600torr(优选为300torr)，在缓冲层上生长三维成核层，生长时间为10min～20min；

控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在三维成核层上生长二维恢复层，生长时间为10min～20min，生长时间为20min～40min；

控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在二维恢复层上生长本征氮化镓层。

可选地，在第二步之前，该制作方法还可以包括：

在电子提供层上生长应力释放层。

相应地，有源层生长在应力释放层上。

具体地，在电子提供层上生长应力释放层，可以包括：

控制温度为800℃～1100℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在电子提供层上生长应力释放层。

可选地，在第三步之前，该制作方法还可以包括：

在有源层上生长低温p型层。

相应地，电子阻挡层生长在低温p型层上。

具体地，在有源层上生长低温p型层，可以包括：

控制温度为600℃～850℃(优选为750℃)，压力为100torr～600torr(优选为300torr)，在有源层上生长低温p型层。

可选地，在第四步之后，该制作方法还可以包括：

在空穴提供层上生长p型接触层。

具体地，在空穴提供层上生长p型接触层，可以包括：

控制温度为850℃～1050℃(优选为950℃)，压力为100torr～300torr(优选为200torr)，在空穴提供层上生长p型接触层。

需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：metal-organicchemicalvapordeposition，简称：mocvd)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。