槽底肖特基接触SiCMOSFET器件的制作方法

本发明属于电子科学与技术领域，主要涉及到功率半导体器件技术，具体的说是涉及槽底肖特基接触sicmosfet器件。

背景技术：

宽禁带半导体材料sic是制备高压电力电子器件绝佳的理想材料，相对于si材料，sic材料具有击穿电场强度高(4×10⁶v/cm)、载流子饱和漂移速度高(2×10⁷cm/s)、热导率高(490w/mk)、热稳定性好等优点，因此特别适合用于大功率、高压、高温和抗辐射电子器件。

mosfet是sic功率器件中使用最为广泛的一种器件结构，相对于双极型的器件，由于sicmosfet没有电荷存储效应，所以其有更低的开关损耗和更高的频率特性。

由于当前sic材料与栅氧介质较差的界面态导致了过低的沟道迁移率，使得平面栅型mosfet导通特性和理论极限相比还有较大的距离。而槽栅mosfet结构因其无jfet区域，且提高了沟道密度，使得其正向导通能力显著提升。近年来随着sicmosfet优势逐渐被业界认可，其工艺制备能力不断优化，器件设计能力不断提升，sicmosfet正向阻断和导通能力得到了大幅提升。

随着业界对新一代电力电子系统在功率密度和效率等方面的更高要求，系统核心sicmosfet器件不仅需要具有出色的第一象限的电学性能，而且第三象限性能的优化也需特别关注。虽然mosfet结构存在寄生体二极管，具有反向导通能力，但是由于sic材料具有禁带宽度较宽的特点，其体二极管开启电压高达3伏(远高于si基二极管开启电压)，因此体二极管反向导通时的损耗较大。同时由于sic外延材料存在堆垛层错等尚未解决的缺陷问题，体二极管长时间工作极易引起双极退化，从而导致mosfet电学性能也随之退化，如导通电阻增大、阻断泄漏电流增加等等。这将给整个功率系统的性能和可靠性带来严峻的挑战。

基于上述原因，有研究人员提出在传统sicmosfet结构的基础上，片内集成肖特基二极管。因为sic肖特基二极管的开启电压低，这样既可以减小器件工作在第三象限时的反向开启电压和导通损耗，也可以避免双极退化问题。但是当器件处于阻断状态时，肖特基界面处的电场较大，导致所集成的肖特基二极管的反向泄漏电流增加，从而导致整个sicmosfet泄漏电流显著增加，性能发生退化。该问题在中高压sicmosfet器件中尤为突出。

为了优化sicmosfet器件第三象限性能和避免双极退化现象，同时避免所集成的肖特基界面电场聚集导致的阻断状态泄漏电流过大的问题，本发明提出一种在槽底集成肖特基二极管的sicmosfet器件。该器件工作在第三象限时由肖特基二极管来提供反向导通时的电流通路，实现了低的反向开启电压和导通损耗且避免双极退化问题。而器件关断时槽底p-shield区既可以屏蔽槽栅倒角处的电场，又可以保护槽底集成的肖特基界面，有效抑制这两处电场过大的现象，提高了器件整体电学特性和可靠性。此外，相比传统结构沟道夹断，该器件相邻元胞的p-shield区之间还形成了jfet夹断，肖特基接触电极也可以提供辅助耗尽，因此该结构具有更好的短路能力。

技术实现要素：

本发明要解决的问题是：提升sicmosfet第三象限性能(低的开启电压及导通损耗)，从结构优化的途径来避免出现双极退化问题，阻断状态下小的泄漏电流，强的短路能力等。

为实现上述发明目的，本发明技术方案如下：

一种槽底肖特基接触sicmosfet器件，包括：n型衬底12、位于n型衬底12上方的n型外延层10、位于n型外延层10上方的p-body区20、位于p-body区20上方区的p+接触区21和n+接触区11、位于p-body区20之间的氧化层4和栅极3、位于栅极3下方的肖特基接触电极53，且肖特基接触电极53与栅极3之间填充有氧化层4，肖特基接触电极53与n型外延层10形成肖特基接触，位于肖特基接触电极53下方的p-shield区22，位于p+接触区21和n+接触区11上方的源极51，且源极51同时与p+接触区21和n+接触区11都形成欧姆接触，位于n型衬底12下方的漏极52，且漏极52与n型衬底12形成欧姆接触，源极51与肖特基接触电极53通过版图方式连接，使得二者电位相等。

作为优选方式，栅极3分裂为两个侧栅，且侧栅中间填充有氧化层4。

作为优选方式，栅极3分裂为两个侧栅，侧栅中间填充有金属使得源极51与肖特基接触电极53连成为同一个区域，该区域为金属电极54，金属电极54与栅极3之间填充有氧化层4。

作为优选方式，栅极3与肖特基接触电极53之间设有分离栅31，且分离栅31与栅极3、肖特基接触电极53、n型外延层10、p-shield区22之间填充有氧化层4。

作为优选方式，p+接触区21位于p-body区20内部，且p+接触区21与n+接触区11通过欧姆接触形成源极51。

作为优选方式，p+接触区21下方设有深p-well区23，深p-well区23与氧化层4、肖特基接触电极53、p-shield区22相离，且深p-well区23的结深比p-body区20深。

作为优选方式，p-shield区22为连续的一片区域，或分离的多个子区域。

作为优选方式，p-shield区22相邻分离的子区域之间设有槽底n型接触区13。

作为优选方式，所述器件中各掺杂类型相应变为相反的掺杂，即p型掺杂变为n型掺杂的同时n型掺杂变为p型掺杂。

器件所用材料为sic材料，也可为其他半导体材料。

本发明的有益效果为：1：本发明提出的sicmosfet器件可以提升sicmosfet第三象限性能，实现了低的反向开启电压和导通损耗且避免双极退化问题。2：器件关断时槽底p-shield区既可以屏蔽槽栅倒角处的电场，又可以保护槽底集成的肖特基界面，有效抑制这两处电场过大的现象，提高了器件整体电学特性和可靠性，3：相比传统结构沟道夹断，该器件相邻元胞的p-shield区之间还形成了jfet夹断，肖特基接触电极也可以提供辅助耗尽，因此该结构具有更好的短路能力。

附图说明

图1为传统sic槽栅mosfet器件结构图；

图2为本发明实施例1的器件结构图；

图3为本发明实施例2的器件结构图；

图4为本发明实施例3的器件结构图；

图5为本发明实施例4的器件结构图；

图6为本发明实施例5的器件结构图；

图7为本发明实施例6的器件结构图；

图8为本发明实施例7的器件结构图；

图9为本发明实施例8的器件结构图；

图10为实施例1器件i-v仿真图。

3为栅极，4为氧化层，10为n型外延层，11为n+接触区，12为n型衬底，13为槽底n型接触区，20为p-body区，21为p+接触区，22为p-shield区，23为深p-well区，31为分离栅，51为源极，52为漏极，53为肖特基接触电极，54为金属电极。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

实施例1

如图2所示，本实施例的槽底肖特基接触sicmosfet器件，包括：n型衬底12、位于n型衬底12上方的n型外延层10、位于n型外延层10上方的p-body区20、位于p-body区20上方区的p+接触区21和n+接触区11、位于p-body区20之间的氧化层4和栅极3、位于栅极3下方的肖特基接触电极53，且肖特基接触电极53与栅极3之间填充有氧化层4，肖特基接触电极53与n型外延层10形成肖特基接触，位于肖特基接触电极53下方的p-shield区22，位于p+接触区21和n+接触区11上方的源极51，且源极51同时与p+接触区21和n+接触区11都形成欧姆接触，位于n型衬底12下方的漏极52，且漏极52与n型衬底12形成欧姆接触。源极51与肖特基接触电极53通过版图方式连接，使得二者电位相等。

本实施例的工作原理为：

器件在正常使用的时候，漏极52电压不低于源极51电压。因为源极51与肖特基接触电极53是短接在一起的，所以漏极52电压也不低于肖特基接触电极53电压。当栅极3上的偏置电压为0伏时，器件工作在阻断状态。阻断状态下，虽然肖特基接触电极53在槽底部与n型外延层10所形成的肖特基接触界面处于反偏状态，但是该肖特基界面处的电场并不会很高。这归因于p-shield区22向n型外延层10耗尽的过程中，当反偏电压达到一定值时，p-shield区22将耗尽夹断肖特基接触电极53周边的n型外延层10，有效地保护肖特基界面。当栅极3上的偏置电压达到器件阈值电压时，器件工作在正向导通状态，此时器件的电学特性与传统槽栅mosfet一致。

当器件在功率应用中处于死区状态，需要器件起续流作用时，肖特基接触电极53在槽底部集成的肖特基二极管电压不到1伏时就已经开启，提供续流路径，这远低于传统槽栅mosfet体二极管的开启电压。

此外，相比传统结构沟道夹断，该器件相邻元胞的p-shield区之间形成了jfet夹断，肖特基接触电极也可以提供辅助耗尽，因此该结构具有更好的短路能力。

图10为实施例1器件i-v仿真图，其中fs-tmos为本发明实施例1的i-v仿真曲线，c-tmos为传统sic槽栅mosfet器件的i-v仿真曲线。从图10可以看出，虽然实施例1所述器件的正向导通电阻比传统sic槽栅mosfet器件略小一些，既本发明器件的第一象限性能稍差。但是施例1所述器件的第三象限开启电压在0.7伏左右，而传统槽栅mosfet第三象限开启电压接近3伏，即本发明器件结构的第三象限性能比传统sic槽栅mosfet器件更优。上述仿真结果与理论分析一致。

实施例2

如图3所示，本实施例的器件结构和实施例1的区别在于：栅极3分裂为两个侧栅，且侧栅中间填充有氧化层4。

实施例3

如图4所示，本实施例和实施例1主要区别在于：栅极3分裂为两个侧栅，侧栅中间填充有金属使得源极51与肖特基接触电极53连成为同一个区域，该区域为金属电极54。金属电极54与栅极3之间填充有有氧化层4。

实施例4

如图5所示，本实施例和实施例1的区别在于：栅极3与肖特基接触电极53之间设有分离栅31，且分离栅31与栅极3、肖特基接触电极53、n型外延层10、p-shield区22之间填充有氧化层4。

实施例5

如图6所示，本实施例和实施例1的区别在于：经过刻蚀，使得p+接触区21位于p-body区20内部，且p+接触区21与n+接触区11通过欧姆接触形成源极51，同时n+接触区11仍位于p-body区20上方。这样做的好处是：可以有效提高器件的抗闩锁能力。

实施例6

如图7所示，本实施例和实施例1的区别在于：p+接触区21下方设有深p-well区23，深p-well区23与氧化层4、肖特基接触电极53、p-shield区22相离，且深p-well区23的结深比p-body区20深。

实施例7

如图8所示，本实施例和实施例1的区别在于：p-shield区22为分离的多个子区域。

实施例8

如图9所示，本实施例和实施例7的区别在于：p-shield区22相邻分离的子区域之间设有槽底n型接触区13。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。