陶瓷电子器件和陶瓷电子器件的制造方法与流程

本发明某方面涉及陶瓷电子器件和陶瓷电子器件的制造方法。

背景技术：

为了提高陶瓷电子器件如层叠陶瓷电容器的耐湿性，需要陶瓷主体的角部(圆形边缘)被外部电极的烘烤基底层充分覆盖。因此，公开了一种减小外部电极的厚度偏差并确保外部电极在圆形边缘上的部分的厚度的技术(例如，参见日本专利申请公开第2013-149939号)。

技术实现要素：

然而，通过涂覆导电金属糊料不容易确保圆形边缘的基底层的厚度。并且不容易在烧结和镀覆期间保持圆形边缘的基底层的厚度。因此，由于在基底层中出现不连续部分，不一定能够实现高耐湿性。

本发明的目的是提供一种能够实现高耐湿性的陶瓷电子部件和该陶瓷电子部件的制造方法。

根据本发明的一个方面，提供了一种陶瓷电子器件，其包括：陶瓷主体，其具有至少两个彼此面对的端面，在其内部具有内部电极层，并具有平行六面体形状；以及外部电极，形成在两个端面上，其中：外部电极具有在具有陶瓷的基底层上形成镀层的结构；基底层的主要成分是金属；外部电极具有延伸区域，该延伸区域从陶瓷主体的两个端面延伸到四个侧面中的至少一个；延伸区域的与陶瓷主体的角部相对应的部分具有在基底层的面方向上具有10μm以下的最大间隔距离的第一部分；并且镀层具有相对于最大间隔距离为30％以上的平均厚度，并且覆盖第一部分。

根据本发明的另一方面，提供一种陶瓷电子器件的制造方法，其包括：制备陶瓷主体的工序，该陶瓷主体具有至少两个彼此面对的端面，在其内部具有内部电极层，具有平行六面体形状并且具有基底层，基底层的主要成分是金属，基底层具有从两个端面朝向陶瓷主体的四个侧面中的至少一个延伸的延伸区域，基底层在延伸区域的与陶瓷主体的角部相对应的部分中具有第一部分，该第一部分的最大间隔距离在基底层的面方向上为10μm以下；和在基底层上形成镀层的镀覆工序，该镀层具有相对于最大间隔距离为30％以上的平均厚度并覆盖第一部分。

附图说明

图1示出了层叠陶瓷电容器的局部透视图。

图2示出了沿图1的线a-a截取的外部电极的局部截面图。

图3a和图3b示出了ir降解；

图4示出了层叠陶瓷电容器的制造方法；

图5示出了层叠陶瓷电容器的制造方法；且

图6示出了第二镀层的状态确认和可靠性测试的结果。

具体实施方式

将参考附图给出对实施方式的描述。

[实施方式]

将给出对层叠陶瓷电容器的描述。图1示出了根据实施方式的层叠陶瓷电容器100的局部透视图。如图1中所示，层叠陶瓷电容器100包括具有长方体形状的层叠芯片(陶瓷主体)10，以及分别设置在层叠芯片10的彼此面对的两个端面处的一对外部电极20a和20b。层叠芯片10的两个端面之外的四个面被称为侧面。外部电极20a和20b延伸到四个侧面。然而，外部电极20a和20b在四个侧面上彼此隔开。

层叠芯片10具有设计成具有交替层叠的电介质层11和内部电极层12的结构。电介质层11的主要成分是起到电介质材料作用的陶瓷材料。内部电极层12的主要成分是金属材料，例如贱金属材料。内部电极层12的端缘交替地露出至层叠芯片10的第一端面和层叠芯片10的不同于第一端面的第二端面。在该实施方式中，第一面与第二面面对。外部电极20a设置在第一端面上。外部电极20b设置在第二端面上。由此，内部电极层12交替地导通至外部电极20a和外部电极20b。因此，层叠陶瓷电容器100具有层叠多个电介质层11并且每两个电介质层11夹着内部电极层12的结构。在层叠芯片10中，覆盖层13覆盖四个侧面中与电介质层11和内部电极层12的层叠方向(以下称为层叠方向)上的上表面和下表面相对应的两个面。覆盖层13的主要成分是陶瓷材料。例如，覆盖层13的主要成分材料与电介质层11的主要成分材料相同。

例如，层叠陶瓷电容器100可以具有0.25mm的长度、0.125mm的宽度和0.125mm的高度。层叠陶瓷电容器100可以具有0.6mm的长度、0.3mm的宽度和0.3mm的高度。层叠陶瓷电容器100可以具有1.0mm的长度、0.5mm的宽度和0.5mm的高度。层叠陶瓷电容器100可以具有3.2mm的长度、1.6mm的宽度和1.6mm的高度。层叠陶瓷电容器100可以具有4.5mm的长度、3.2mm的宽度和2.5mm的高度。然而，层叠陶瓷电容器100的尺寸不受限制。

内部电极层12的主要成分是比如镍(ni)、铜(cu)、锡(sn)等的贱金属。内部电极层12可由比如铂(pt)、钯(pd)、银(ag)、金(au)的贵金属或其合金制成。例如，内部电极层12的厚度为0.5μm以下。内部电极层12的厚度优选为0.3μm以下。电介质层11主要由以通式abo3表示并具有钙钛矿结构的陶瓷材料构成。钙钛矿结构包括具有非化学计量组成的abo3-α。例如，陶瓷材料是比如batio3(钛酸钡)、cazro3(锆酸钙)、catio3(钛酸钙)、srtio3(钛酸锶)、具有钙钛矿结构的ba1-x-ycaxsryti1-zzrzo3(0≤x≤1，0≤y≤1，0≤z≤1)。

图2示出了外部电极20b的截面图，并且是沿图1中的线a-a截取的截面图。在图2中，省略了用于截面的阴影线。在层叠芯片10的表面上，主要暴露陶瓷材料。因此，难以在没有基底层的情况下在层叠芯片10的表面上形成镀层。因此，如图2所示，外部电极20b具有在形成于层叠芯片10的表面上的基底层21上形成镀层22的结构。

基底层21的主要成分是金属，诸如cu、ni、al(铝)或zn(锌)。或者，基底层21的主要成分是金属的合金(例如，cu和ni的合金)。基底层21包括用于使基底层21致密化的玻璃成分或用于控制基底层21的烧结性的共用材料。玻璃是ba、sr、ca、zn、al、si(硅)、b(硼)等的氧化物。共用材料是陶瓷成分，其主要成分与电介质层11的主要成分相同。

镀层22的主要成分是金属，诸如cu、ni、al、zn、sn(锡)或它们的合金。镀层22可以是单个金属成分的镀层，或者可以包括具有不同金属的多个镀层。例如，镀层22具有第一镀层23、第二镀层24和第三镀层25依次形成在基底层21上的结构。基底层21和镀层22覆盖层叠芯片10的两个端面并延伸到层叠芯片10的四个侧面中的至少一个。在该实施方式中，基底层21和镀层22从层叠芯片10的两个端面延伸到四个侧面。第一镀层23例如是cu镀层。第二镀层24例如是ni镀层。第三镀层25例如是sn镀层。在图2中，示出了外部电极20b。外部电极20a具有与外部电极20b相同的结构。

基底层21通过在烘烤的层叠芯片10的两个端面上涂覆导电金属糊料并烘烤导电金属糊料而形成。或者，基底层21通过在烘烤之前在层叠芯片10的两个端面上涂覆导电金属糊料并将导电金属糊料与层叠芯片10一起烘烤而形成。然而，很难在层叠芯片10的角部(圆形边缘部分)上厚厚地涂覆导电金属糊料。因此，基底层21在层叠芯片10的角部变得更薄。并且在基底层21中出现断裂部分(图2的第一部分26)。圆形边缘部分是层叠芯片10的拐角区域并且具有曲率因子。

当在基底层21中出现第一部分26时，镀层的连续性可能降低。因此，可能在镀层22中出现第一部分。在这种情况下，层叠陶瓷电容器100的耐湿性可能降低。例如，当进行耐湿性的负载测试时，水溶性焊剂可以侵入圆形边缘部分的第一部分26，可以到达内部电极层12与外部电极20a和20b之间的连接部分，并且可能降低绝缘电阻。因此，考虑厚厚地涂覆导电金属糊料，使得第一部分26不会出现在基底层21中。然而，在这种情况下，导电金属糊料在层叠芯片10的两个端面上过厚。因此，可能增大层叠陶瓷电容器100的尺寸。因此，本实施方式通过形成具有足够大的厚度并覆盖第一部分26的镀层22，而抑制了层叠陶瓷电容器100的尺寸增大并改善了耐湿性。

当第一部分26的最大间隔距离(称为孔直径)在面方向(基底层21沿着面的延伸方向)上过大时，难以通过镀层22充分覆盖第一部分26。因此，在基底层21的面方向上，第一部分26的最大间隔距离为10μm以下。采用该结构，即使不将镀层22形成得过厚，第一部分26也能被镀层22覆盖。也就是说，能够抑制层叠陶瓷电容器100的增大。从抑制镀层22厚度增大的观点来看，优选第一部分26的最大间隔距离为5μm以下。更优选的是，第一部分26的最大间隔距离为3μm以下。

接下来，当镀层22相对于第一部分26的最大间隔距离较薄时，可能不一定能够充分覆盖第一部分26。因此，镀层22的平均厚度相对于第一部分26的最大间隔距离为30％以上。在这样的结构中，能够充分覆盖第一部分26。因此，能够提高耐湿性。为了充分覆盖第一部分26，优选镀层22的平均厚度相对于第一部分26的最大间隔距离为50％以上。另一方面，当镀层22过厚时，层叠陶瓷电容器100的尺寸增大。因此，优选的是，镀层22的平均厚度相对于第一部分26的最大间隔距离为100％以下。更优选的是，镀层22的平均厚度相对于第一部分26的最大间隔距离为80％以下。

当第一镀层23和第二镀层24的总平均厚度较小时，在耐湿性的负载测试期间，水溶性焊剂可以与从第三镀层25扩散到第一部分26的sn反应。这种情况下，可以产生氢离子。例如，如图3a所示，水溶性焊剂可以溶解基底层21的玻璃成分，并且可以从层叠芯片10的侧面的外部电极20a和20b的边缘侵入。在这种情况下，如图3b所示，氢离子可以根据施加的电场移动到内部电极层12，并且绝缘电阻可能降低。因此，优选第一镀层23和第二镀层24(除sn之外的镀层)的总平均厚度较大。具体而言，优选的是，第一镀层23和第二镀层24的总平均厚度相对于第一部分26的最大间隔距离为30％以上。更优选的是，第一镀层23和第二镀层24的总平均厚度相对于第一部分26的最大间隔距离为50％以上。或者，优选第一镀层23和第二镀层24之任一者的平均厚度相对于第一部分26的最大间隔距离为30％以上。优选第一镀层23和第二镀层24之任一者的平均厚度相对于第一部分26的最大间隔距离为50％以上。

接下来，将给出对层叠陶瓷电容器100的制造方法的描述。图4示出了层叠陶瓷电容器100的制造方法。

(原料粉末的制备工序)根据目的，可以将添加剂化合物添加到作为电介质层11的主要成分的陶瓷粉末材料中。添加剂化合物可以是mg(镁)、mn(锰)、v(钒)、cr(铬)或稀土元素(y(钇)、sm(钐)、eu(铕)、gd(钆)、tb(铽)、dy(镝)、ho(钬)、er(铒)、tm(铥)和yb(镱))的氧化物，或者co(钴)、ni、li(锂)、b(硼)、na(钠)、k(钾)和si的氧化物，或者玻璃。将包含添加剂化合物的化合物与陶瓷材料粉末混合。将所得陶瓷粉末煅烧。然后，将陶瓷粉末与添加剂化合物湿混。之后，将含有添加剂化合物的陶瓷粉末干燥并粉碎。并且，制备所需的陶瓷粉末。

(层叠工序)接下来，将诸如聚乙烯醇缩丁醛(pvb)树脂的粘合剂、诸如乙醇或甲苯的有机溶剂和增塑剂添加到所得的电介质材料中并进行湿混。使用所得浆料，通过例如模涂机法或刮刀法将厚度为0.8μm以下的条形电介质生片涂覆在基材上，然后干燥。

然后，通过使用丝网印刷或凹版印刷来印刷用于形成内部电极的导电糊料，在电介质生片的表面上提供内部电极层12的图案。导电糊料包括内部电极层12的主要成分金属的粉末、粘合剂、溶剂和必要的添加剂。粘合剂和溶剂优选不同于陶瓷浆料的粘合剂和溶剂。作为电介质层11的主要成分并且用作共用材料的陶瓷材料可以分散在导电糊料中。

然后，将印刷有内部电极层图案的电介质生片冲裁成预定尺寸，并且在剥离基材的同时层叠预定数量(例如，200至500个)的冲裁电介质生片，使得内部电极层12和电介质层11彼此交替，并且内部电极层12的端缘交替地暴露于电介质层的长度方向上的两个端面，从而交替地引出到一对不同极性的外部电极。把将要成为覆盖层13的覆盖片压接在层叠的生片的上下两面。将得到的层叠体切割成预定尺寸(例如，1.0mm×0.5mm)。由此，形成具有平行六面体形状的陶瓷层叠体。

(烘烤工序)在250℃至500℃的n2气氛中从陶瓷层叠体中除去粘合剂。将得到的陶瓷层叠体在还原气氛中在1100℃-1300℃的温度范围内烘烤10分钟至2小时。因此，构成电介质生片的每种化合物得以烧结。每种化合物的晶粒得以生长。以这样的方式，获得具有层叠芯片10和覆盖层13的层叠陶瓷电容器100。在层叠芯片10中，每个烧结的电介质层11和每个烧结的内部电极层12交替层叠。覆盖层13是层叠芯片10在层叠方向上的最外层。

(再氧化工序)之后，可以在600℃至1000℃的温度范围内在n2气氛中使层叠陶瓷电容器100进行再氧化工序。

(外部电极的形成工序)接下来，在层叠芯片10上形成外部电极20a和20b。作为外部电极20a和20b的形成方法，存在在烘烤层叠芯片10之后烘烤基底层21的方法，以及将层叠芯片10与基底层21一起烘烤的方法。下面将描述在烘烤层叠芯片10之后烘烤基底层21的方法。

将包括金属填料、玻璃粉(frit)、粘合剂和溶剂的导电金属糊料涂覆在层叠芯片10的两个端面上，并干燥。之后，烘烤导电金属糊料。因此，形成基底层21。粘合剂和溶剂通过烘烤而得以蒸发。调节导电金属糊料的厚度，使得在烘烤后的基底层21中，第一部分26的最大间隔距离在基底层21的面方向上为10μm以下。优选的是，最大间隔距离为5μm以下。更优选的是，最大间隔距离为3μm以下。

之后，通过镀覆形成镀层22，使得第一部分26被镀层22覆盖。在这种情况下，形成镀层22，使得镀层22的平均厚度相对于第一部分26的最大间隔距离为30％以上。优选的是，镀层22的平均厚度相对于第一部分26的最大间隔距离为50％以上。优选地是，镀层22的平均厚度相对于第一部分26的最大间隔距离为100％以下。更优选的是，镀层22的平均厚度相对于第一部分26的最大间隔距离为80％以下。或者，优选的是，第一镀层23和第二镀层24(除sn之外的镀层)的总平均厚度相对于第一部分26的最大间隔距离为30％以上。更优选的是，第一镀层23和第二镀层24的总平均厚度相对于第一部分26的最大间隔距离为50％以上。或者，优选的是，第一镀层23和第二镀层24之任一者的平均厚度相对于第一部分26的最大间隔距离为30％以上。更优选的是，第一镀层23和第二镀层24之任一者的平均厚度相对于第一部分26的最大间隔距离为50％以上。

金属填料优选为cu等。烘烤优选在700℃至900℃的温度范围内进行3分钟至30分钟。更优选烘烤在760℃至840℃的温度范围内进行5分钟至15分钟。

接下来，将描述将层叠芯片10与基底层21一起烘烤的方法。在这种情况下，如图5所示，在250℃至500℃的温度范围内，在n2气氛中从层叠工序制造的陶瓷层叠体中除去粘合剂。之后，将包含金属填料、共用材料、粘合剂和溶剂的导电金属糊料涂覆在陶瓷层叠体的两个端面上并干燥。之后，将导电金属糊料与陶瓷层叠体一起烘烤。例如，烘烤条件描述于上述烘烤工序中。调节导电糊料的厚度，使得在烘烤后的基底层21中，第一部分26的最大间隔距离在基底层21的面方向上为10μm以下。优选的是，最大间隔距离为5μm以下。更优选的是，最大间隔距离为3μm以下。之后，可以在600℃至1000℃的n2气氛中进行再氧化工序。

之后，通过镀覆形成镀层22，使得第一部分26被镀层22覆盖。在这种情况下，形成镀层22，使得镀层22的平均厚度相对于第一部分26的最大间隔距离为30％以上。优选的是，镀层22的平均厚度相对于第一部分26的最大间隔距离为50％以上。优选的是，镀层22的平均厚度相对于第一部分26的最大间隔距离为100％以下。更优选的是，镀层22的平均厚度相对于第一部分26的最大间隔距离为80％以下。或者，优选的是，第一镀层23和第二镀层24(除sn之外的镀层)的总平均厚度相对于第一部分26的最大间隔距离为30％以上。更优选的是，第一镀层23和第二镀层24的总平均厚度相对于第一部分26的最大间隔距离为50％以上。或者，优选的是，第一镀层23和第二镀层24之任一者的平均厚度相对于第一部分26的最大间隔距离为30％以上。优选的是，第一镀层23和第二镀层24之任一者的平均厚度相对于第一部分26的最大间隔距离为50％以上。金属填料优选为ni等。

在本实施方式的制造方法中，第一部分26的最大间隔距离为10μm以下。因此，即使不将镀层22形成得过厚，第一部分26也能被镀层22覆盖。也就是说，能够抑制层叠陶瓷电容器100的增大。当镀层22的平均厚度相对于第一部分26的最大间隔距离为30％以上时，第一部分26被镀层22充分覆盖。因此，能够改善层叠陶瓷电容器100的耐湿性。

在实施方式中，描述了层叠陶瓷电容器作为陶瓷电子器件的例子。然而，实施方式不限于层叠陶瓷电容器。例如，实施方式可以应用于诸如压敏电阻或热敏电阻的另一电子器件。

[实施例]

制造根据实施方式的层叠陶瓷电容器并对性质进行测量。

(实施例1-11和比较例1-4)制备在不形成外部电极的情况下烘烤的层叠芯片10。接下来，将包括cu填料、玻璃粉、粘合剂和溶剂的导电金属糊料涂覆在层叠芯片10的两个端面上并干燥。之后，烘烤导电金属糊料。由此形成基底层21。通过烘烤蒸发粘合剂和溶剂。第一部分26在基底层21的面方向上的最大间隔距离在实施例1中为9.4μm，在实施例2中为4.5μm，在实施例3中为3.9μm，在实施例4中为3.1μm，在实施例5中为2.9μm，在实施例6中为2.4μm，在实施例7中为9.2μm，在实施例8中为4.7μm，在实施例9中为3.8μm，在实施例10中为3.0μm，在实施例11中为2.8μm，在比较例1中为6.5μm，在比较例2中为3.1μm，在比较例3中为23.5μm，且在比较例4中为15.4μm。

之后，在实施例1-6和比较例1-4中，未形成第一镀层23。并且形成ni的第二镀层24。第二镀层24的平均厚度在实施例1中为4.9μm，在实施例2中为3.2μm，在实施例3和实施例4中为3.5μm，在实施例5中为4.4μm，在实施例6中为1.9μm，在比较例1中为0.7μm，在比较例2中为0.8μm，在比较例3中为6.1μm，且在比较例4中为8.4μm。在实施例7-11中，形成cu的第一镀层23。并且在第一镀层23上形成ni的第二镀层24。第一镀层23的平均厚度在实施例7中为3.7μm，在实施例8中为2.1μm，在实施例9中为2.3μm，在实施例10中为2.1μm，且在实施例11中为1.1μm。第二镀层24的平均厚度在实施例7中为1.2μm，在实施例8中为1.4μm，在实施例9中为1.3μm，在实施例10中为1.2μm，且在实施例11中为1.0μm。并且在实施例1-11和比较例1-4中的任一者中，在第二镀层24上形成sn的第三镀层25。第三层的平均厚度为5μm。对于实施例1-11和比较例1-4中的每一个制备200个样品。

(分析)对于实施例1-11和比较例1-4的各样品，确认第二镀层24(覆盖)的状态。对各样品进行可靠性测试。在确认第二镀层24的状态的过程中，确认在第二镀层24中是否出现不连续部分。当在整个第二镀层24上没有不连续部分时，确定为好的“圈”。当在第二镀层24中即使出现少量不连续部分时，确定为不好的“叉”。在可靠性测试中，进行温度＝85℃、相对湿度＝85％和10v的耐受测试1000小时。在这种情况下，测量绝缘电阻为100mω以下持续60秒的异常样品的数量。

表1和图6示出了第二镀层24的状态确认和可靠性测试的结果。在图6中，“ex”表示实施例。“ex”后面的数字表示实施例编号。“com”表示比较例。“com”之后的数字表示比较例编号。如表1所示，在实施例1-11的任何一个中，在第二镀层24中不出现不连续部分。并且在实施例1-11的任何一个中，对于可靠性测试异常样品的数量为零。认为这是因为第一镀层23和第二镀层24的总平均厚度相对于基底层21的最大间隔距离为30％以上，如图6所示。在实施例1-11的任何一个中，第二镀层24的平均厚度或第一镀层23和第二镀层24的总平均厚度为5μm以下。这是因为最大间隔距离为10μm以下，并且第二镀层24没有过厚。

表1

在比较例1中，在第二镀层24中出现不连续部分，并且在可靠性测试中异常样品的数量为14。认为这是因为第二镀层24的平均厚度相对于基底层21的最大间隔距离小于30％。在比较例2和比较例3中，在第二镀层24中没有出现不连续部分。然而，在可靠性测试中，比较例2的异常样品的数量为4个。在可靠性测试中，比较例3的异常样品的数量为6个。认为这是因为第二镀层24的平均厚度相对于基底层21的最大间隔距离小于30％，如图6所示，尽管第二镀层24的平均厚度相对于基底层21的最大间隔距离为26％并且接近30％。在比较例4中，在第二镀层24中没有出现不连续部分，并且在可靠性测试中异常样品的数量为零。认为这是因为第二镀层24的平均厚度相对于基底层21的最大间隔距离为30％以上。然而，最大间隔距离为15.4μm，这是较大的值。因此，需要将第二镀层24的平均厚度增大至8.4μm。并且，比较例4的层叠陶瓷电容器的尺寸增大。

尽管已经详细描述了本发明的实施方式，但是应该理解，在不脱离本发明的精神和范围的情况下，可以对其进行各种改变、替换和变化。