一种氮化镓基发光二极管外延片及其制作方法与流程

本发明涉及半导体技术领域，特别涉及一种氮化镓基发光二极管外延片及其制作方法。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。led因具有节能环保、可靠性高、使用寿命长等优点而受到广泛的关注，近年来在背景光源和显示屏领域大放异彩，并且开始向民用照明市场进军。由于民用照明侧重于产品的省电节能和使用寿命，因此降低led的串联电阻和提高led的抗静电能力显得尤为关键。

外延片是led制备过程中的初级成品。现有的led外延片包括衬底、n型半导体层、有源层和p型半导体层，n型半导体层、有源层和p型半导体层依次层叠在衬底上。p型半导体层用于提供进行复合发光的空穴，n型半导体层用于提供进行复合发光的电子，有源层用于进行电子和空穴的辐射复合发光，衬底用于为外延材料提供生长表面。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

电极材料会吸收有源层发出的光线，因此电极通常会设置在n型半导体层和p型半导体层的部分区域上，以使有源层发出的光线可以从未设置电极的区域透射出去。而载流子(包括电子和空穴)在半导体材料中的横向扩展能力较弱，因此通常是电极设置区域的载流子注入有源层进行复合发光，未设置电极区域的有源层由于缺少载流子而没有被充分利用，导致有源层中电子和空穴的复合效率较低，最终造成led的发光效率较低。

技术实现要素：

本发明实施例提供了一种氮化镓基发光二极管外延片及其制作方法，能够解决现有技术载流子在半导体材料中的横向扩展能力较弱，导致有源层中电子和空穴的复合效率较低的问题。所述技术方案如下：

一方面，本发明实施例提供了一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、n型半导体层、有源层和p型半导体层，所述n型半导体层、所述有源层和所述p型半导体层依次层叠在所述衬底上；所述有源层包括依次层叠的多个周期结构，每个所述周期结构包括依次层叠的量子阱和量子垒；所述量子垒中插入有多个复合结构，每个所述复合结构包括依次层叠的p型掺杂的氮化镓层、未掺杂的氮化铝镓层和n型掺杂的氮化镓层。

可选地，所述n型掺杂的氮化镓层采用锗作为n型掺杂剂。

可选地，所述n型掺杂的氮化镓层中锗的掺杂浓度为5*10¹⁶/cm³～6*10¹⁷/cm³。

可选地，所述p型掺杂的氮化镓层中p型掺杂剂的掺杂浓度为5*10¹⁵/cm³～6*10¹⁷/cm³。

可选地，所述未掺杂的氮化铝镓层中铝组分的含量为0.04～0.5。

可选地，所述复合结构的数量为2个～10个。

可选地，所述复合结构的厚度为0.5nm～8nm。

另一方面，本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，所述制作方法包括：

提供一衬底；

在所述衬底上依次形成n型半导体层、有源层和p型半导体层；

其中，所述有源层包括依次层叠的多个周期结构，每个所述周期结构包括依次层叠的量子阱和量子垒；所述量子垒中插入有多个复合结构，每个所述复合结构包括依次层叠的p型掺杂的氮化镓层、未掺杂的氮化铝镓层和n型掺杂的氮化镓层。

可选地，所述复合结构的生长温度为850℃～959℃。

可选地，所述复合结构的生长压力为100torr～500torr。

本发明实施例提供的技术方案带来的有益效果是：

通过在量子垒层中插入多个复合结构，每个复合结构包括依次层叠的p型掺杂的氮化镓层、未掺杂的氮化铝镓层和n型掺杂的氮化镓层，未掺杂的氮化铝镓层的势垒较高，p型掺杂的氮化镓层和未掺杂的氮化铝镓层之间可以形成二维空穴气，对空穴可以起到良好的铺展作用，同时n型掺杂的氮化镓层和未掺杂的氮化铝镓层之间可以形成二维电子气，对电子可以起到良好的铺展作用。多个复合结构依次层叠，可以对注入有源层的载流子进行充分扩展，提高有源层中电子和空穴的复合效率，最终提高led的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图；

图2是本发明实施例提供的有源层的结构示意图；

图3是本发明实施例提供的量子垒的结构示意图；

图4是本发明实施例提供的一种氮化镓基发光二极管外延片的制备方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种氮化镓基发光二极管外延片。图1为本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图。参见图1，该氮化镓基发光二极管外延片包括衬底10、n型半导体层20、有源层30和p型半导体层40，n型半导体层20、有源层30和p型半导体层40依次层叠在衬底10上。

图2为本发明实施例提供的有源层的结构示意图。参见图2，有源层30包括多个周期结构31，每个周期结构31包括依次层叠的量子阱32和量子垒33。

图3为本发明实施例提供的量子垒的结构示意图。参见图3，量子垒33中插入有多个复合结构34，每个复合结构34包括依次层叠的p型掺杂的氮化镓层35、未掺杂的氮化铝镓层36和n型掺杂的氮化镓层37。

本发明实施例通过在量子垒层中插入多个复合结构，每个复合结构包括依次层叠的p型掺杂的氮化镓层、未掺杂的氮化铝镓层和n型掺杂的氮化镓层，未掺杂的氮化铝镓层的势垒较高，p型掺杂的氮化镓层和未掺杂的氮化铝镓层之间可以形成二维空穴气，对空穴可以起到良好的铺展作用，同时n型掺杂的氮化镓层和未掺杂的氮化铝镓层之间可以形成二维电子气，对电子可以起到良好的铺展作用。多个复合结构依次层叠，可以对注入有源层的载流子进行充分扩展，提高有源层中电子和空穴的复合效率，最终提高led的发光效率。

可选地，n型掺杂的氮化镓层37可以采用锗作为n型掺杂剂，有利于保持较好的晶体结构，而且电子迁移率高，有利于载流子注入。

优选地，n型掺杂的氮化镓层37中锗的掺杂浓度可以为5*10¹⁶/cm³～6*10¹⁷/cm³。如果n型掺杂的氮化镓层中锗的掺杂浓度小于5*10¹⁶/cm³，则可能由于n型掺杂的氮化镓层中锗的掺杂浓度较低而造成串联电阻较高；如果n型掺杂的氮化镓层中锗的掺杂浓度大于6*10¹⁷/cm³，则可能由于n型掺杂的氮化镓层中锗的掺杂浓度较高而造成电子溢流。

可选地，p型掺杂的氮化镓层35中p型掺杂剂的掺杂浓度可以为5*10¹⁵/cm³～6*10¹⁷/cm³。如果p型掺杂的氮化镓层中p型掺杂剂的掺杂浓度小于5*10¹⁵/cm³，则可能由于p型掺杂的氮化镓层中p型掺杂剂的掺杂浓度较低而无法有效促进空穴的横向扩展；如果p型掺杂的氮化镓层中p型掺杂剂的掺杂浓度大于，则可能由于p型掺杂的氮化镓层中p型掺杂剂的掺杂浓度较高而影响有源层的晶体质量。

可选地，未掺杂的氮化铝镓层36中铝组分的含量可以为0.04～0.5。如果未掺杂的氮化铝镓层中铝组分的含量小于0.04，则可能由于未掺杂的氮化铝镓层中铝组分的含量较低而无法有效促进载流子的横向扩展；如果未掺杂的氮化铝镓层中铝组分的含量大于0.5，则可能由于未掺杂的氮化铝镓层中铝组分的含量较高而影响有源层的晶体质量。

可选地，复合结构34的数量可以为2个～10个。如果复合结构的数量小于2个，则可能由于复合结构的数量较少而无法有效促进载流子的横向扩展；如果复合结构的数量大于10个，则可能由于复合结构的数量较多而造成工艺复杂，增加生产成本。

可选地，复合结构的厚度可以为0.5nm～8nm。如果复合结构的厚度小于0.5nm，则可能由于复合结构较薄而无法有效促进载流子的横向扩展；如果复合结构的厚度大于8nm，则可能由于复合结构较厚而影响有源层内的晶格匹配，降低有源层的晶体质量。

具体地，n型掺杂的氮化镓层37的厚度可以为0.2nm～5nm，未掺杂的氮化铝镓层36的厚度可以为0.1nm～2nm，p型掺杂的氮化镓层35的厚度可以为0.2nm～5nm。

在本实施例中，量子阱32的材料可以采用氮化铟镓(ingan)，如inxga1-xn，0＜x＜1；量子垒33的材料可以采用氮化镓。

可选地，量子阱32的厚度可以为2.5nm～3.5nm，优选为3nm；量子垒33的厚度可以为9nm～20nm，优选为15nm；周期结构31的数量可以为5个～15个，优选为10个。

具体地，衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)，如晶向为[0001]的蓝宝石。n型半导体层20的材料可以采用n型掺杂(如硅)的氮化镓。p型半导体层40的材料可以采用p型掺杂(如镁)的氮化镓。

进一步地，n型半导体层20的厚度可以为1μm～5μm，优选为3μm；n型半导体层20中n型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10¹⁹cm^-3，优选为5*10¹⁸cm^-3。p型半导体层40的厚度可以为100nm～800nm，优选为450nm；p型半导体层40中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

在实际应用中，衬底10上可以设有图形化二氧化硅层，一方面减少gan外延材料的位错密度，另一方面改变光线的出射角度，提高光的提取效率。具体地，可以先在蓝宝石衬底上铺设一层二氧化硅材料；再采用光刻技术在二氧化硅材料上形成一定图形的光刻胶；然后采用干法刻蚀技术去除没有光刻胶覆盖的二氧化硅材料，留下的二氧化硅材料形成图形化二氧化硅层；最后去除光刻胶即可。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括缓冲层51，缓冲层51设置在衬底10和n型半导体层20之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，并为氮化镓材料外延生长提供成核中心。

具体地，缓冲层51的材料可以采用氮化镓。

进一步地，缓冲层51的厚度可以为15nm～35nm，优选为25nm。

优选地，如图1所示，该氮化镓基发光二极管外延片还可以包括未掺杂氮化镓层52，未掺杂氮化镓层52设置在缓冲层51和n型半导体层20之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。

进一步地，未掺杂氮化镓层52的厚度可以为1μm～5μm，优选为3μm。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括电子阻挡层61，电子阻挡层61设置在有源层30和p型半导体层40之间，以避免电子跃迁到p型半导体层中与空穴进行非辐射复合，降低led的发光效率。

具体地，电子阻挡层61的材料可以采用p型掺杂的氮化铝镓，如alyga1-yn，0.1＜y＜0.5。

进一步地，电子阻挡层61的厚度可以为50nm～150nm，优选为100nm。

优选地，如图1所示，该氮化镓基发光二极管外延片还可以包括低温p型层62，低温p型层62设置在有源层30和电子阻挡层61之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

具体地，低温p型层62的材料可以为与p型半导体层40的材料相同。在本实施例中，低温p型层62的材料可以为p型掺杂的氮化镓。

进一步地，低温p型层62的厚度可以为10nm～50nm，优选为30nm；低温p型层62中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括接触层70，接触层70设置在p型半导体层40上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

具体地，接触层70的材料可以采用p型掺杂的氮化铟镓或者氮化镓。

进一步地，接触层70的厚度可以为5nm～300nm，优选为100nm；接触层70中p型掺杂剂的掺杂浓度可以为10²¹/cm³～10²²/cm³，优选为5*10²¹/cm³。

本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，适用于制作图1所示的氮化镓基发光二极管外延片。图4为本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图。参见图4，该制作方法包括：

步骤201：提供一衬底。

可选地，该步骤201可以包括：

控制温度为1000℃～1200℃(优选为1100℃)，在氢气气氛中对衬底进行6分钟～10分钟(优选为8分钟)退火处理；

对衬底进行氮化处理。

通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

步骤202：在衬底上依次形成n型半导体层、有源层和p型半导体层。

在本实施例中，有源层包括依次层叠的多个周期结构，每个周期结构包括依次层叠的量子阱和量子垒。量子垒中插入有多个复合结构，每个复合结构包括依次层叠的p型掺杂的氮化镓层、未掺杂的氮化铝镓层和n型掺杂的氮化镓层。

可选地，复合结构的生长温度可以为850℃～959℃。与量子垒的生长条件一致，方便实现。

可选地，复合结构的生长压力可以为100torr～500torr。与量子垒的生长条件一致，方便实现。

优选地，未掺杂的氮化铝镓层的生长压力可以小于量子垒的生长压力，以利于铝的掺入。

在本实施例中，量子阱的生长温度可以为720℃～829℃，优选为760℃；量子阱的生长压力可以为100torr～500torr，优选为300torr。量子垒的生长温度可以为850℃～959℃，优选为900℃；量子垒的生长压力可以为100torr～500torr，优选为300torr。

具体地，该步骤202可以包括：

第一步，控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在衬底上生长n型半导体层；

第二步，在n型半导体层上生长有源层；

第三步，控制温度为850℃～1080℃(优选为960℃)，压力为100torr～300torr(优选为200torr)，在有源层上生长p型半导体层。

可选地，在第一步之前，该制作方法还可以包括：

在衬底上生长缓冲层。

相应地，n型半导体层生长在缓冲层上。

具体地，在衬底上生长缓冲层，可以包括：

控制温度为400℃～600℃(优选为500℃)，压力为400torr～600torr(优选为500torr)，在衬底上生长缓冲层；

控制温度为1000℃～1200℃(优选为1100℃)，压力为400torr～600torr(优选为500torr)，对缓冲层进行5分钟～10分钟(优选为8分钟)的原位退火处理。

优选地，在衬底上生长缓冲层之后，该制作方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

相应地，n型半导体层生长在未掺杂氮化镓层上。

具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长未掺杂氮化镓层。

可选地，在第二步之前，该制作方法还可以包括：

在n型半导体层上生长应力释放层。

相应地，有源层生长在应力释放层上。

具体地，在n型半导体层上生长应力释放层，可以包括：

控制温度为800℃～1100℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在n型半导体层上生长应力释放层。

可选地，在第三步之前，该制作方法还可以包括：

在有源层上生长电子阻挡层。

相应地，p型半导体层生长在电子阻挡层上。

具体地，在有源层上生长电子阻挡层，可以包括：

控制温度为850℃～1080℃(优选为960℃)，压力为200torr～500torr(优选为350torr)，在有源层上生长电子阻挡层。

优选地，在有源层上生长电子阻挡层之前，该制作方法还可以包括：

在有源层上生长低温p型层。

相应地，电子阻挡层生长在低温p型层上。

具体地，在有源层上生长低温p型层，可以包括：

控制温度为600℃～850℃(优选为750℃)，压力为100torr～600torr(优选为300torr)，在有源层上生长低温p型层。

可选地，在第三步之后，该制作方法还可以包括：

在p型半导体层上生长接触层。

具体地，在p型半导体层上生长接触层，可以包括：

控制温度为850℃～1050℃(优选为950℃)，压力为100torr～300torr(优选为200torr)，在p型半导体层上生长接触层。

需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：metal-organicchemicalvapordeposition，简称：mocvd)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。