一种具有改进性能的半导体器件的制作方法

本发明涉及半导体器件技术领域，具体涉及一种具有改进性能的半导体器件。

背景技术：

现今对于半导体元器件的体积要求越来越高，体积大的半导体在安装的过程中占有很大的安装空间，不利于芯片向轻、小等特点发展，同时芯片对信号的抗干扰能力也有待提高，由于soi硅片的硅衬底与顶层硅之间有埋氧层隔离，硅衬底与顶层硅之间会存在固有的结电容，在一些情况下，经过的射频信号可能会干扰到半导体器件中硅衬底的载流子，使得硅衬底与硅衬底上方形成器件的区域之间的结电容会随着射频信号产生不规律的、非线性的变化，进而导致经过半导体器件的信号波形失真。

技术实现要素：

本发明的目的在于克服现有技术中存在的问题，提供一种具有改进性能的半导体器件，它可以实现降低成本、降低失真率。

为实现上述技术目的，达到上述技术效果，本发明是通过以下技术方案实现的：

一种具有改进性能的半导体器件，包括一硅衬底，所述硅衬底具有第一表面、第二表面，其第一表面上依次设有介电层、第一氧化层、硅顶层、第一掩模层，其第二表面上依次设有第二氧化层、阻挡层、第二掩模层，所述介电层上设有贯穿其的阱区，所述阱区内填充有氮化物，所述阻挡层上设有贯穿其的凹陷区，所述凹陷区内部进行真空处理。

进一步地，所述氮化物为氮化铝。

进一步地，所述第一氧化层、第二氧化层由二氧化硅、氧化铬任意一种材料制成。

进一步地，所述凹陷区数量为8-10个。

进一步地，其制作方法包括如下步骤：

s1、提供一硅衬底；

s2、在硅衬底的第一表面上通过干法蚀刻形成介电层；

s3、在介电层上蚀刻阱区；

s4、在阱区内填充氮化物；

s5、在介电层上形成第一氧化层；

s6、在第一氧化层上形成硅顶层；

s7、在硅顶层上淀积第一掩模层；

s8、在硅衬底的第二表面上依次形成第二氧化层、阻挡层；

s9、在阻挡层上蚀刻凹陷区；

s10、在阻挡层上淀积第二掩模层。

本发明的有益效果：通过将阱区设置在介电层上，且填充氮化物，使得介电层降低对半导体器件形成过程的影响，同时阱区的设置，避免硅衬底与硅顶层间形成的固有结电容对硅衬底中载流子的影响，进而提高信号通过半导体器件的效率，且降低信号的失真率，设置凹陷区且将凹陷区内部进行真空处理，使半导体器件在工作状态时，其上的载流子通过凹陷区时，速率增加，从而提高半导体器件信号传输的效率，同时降低信号失真率，设置阻挡层增加半导体器件中电子的势能，从而保证传输的效率，制作方法中，通过干法蚀刻介电层，由于干法蚀刻方向性较强，使得介电层蚀刻后的原子间键合结构不易受到破坏，从而降低了对载流子传输过程中的影响，降低失真率。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1中一种具有改进性能的半导体器件的结构示意图；

图2为本发明实施例2中一种具有改进性能的半导体器件的结构示意图；

图3为本发明一种具有改进性能的半导体器件的制作方法流程示意图；

附图中，各标号所代表的部件如下：

1-硅衬底，2-介电层，3-阱区，4-第一氧化层，5-硅顶层，6-第一掩模层，7-第二氧化层，8-阻挡层，9-凹陷区，10-第二掩模层，11-分压沟槽。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面将结合附图说明，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

实施例1

如图1所示的一种具有改进性能的半导体器件，包括一硅衬底1，所述硅衬底1具有第一表面、第二表面，其第一表面上依次设有介电层2、第一氧化层4、硅顶层5、第一掩模层6，其第二表面上依次设有第二氧化层7、阻挡层8、第二掩模层10，所述介电层2上设有贯穿其的阱区3，所述阱区3内填充有氮化物，所述阻挡层8上设有贯穿其的凹陷区9，所述凹陷区9内部进行真空处理。

所述氮化物为氮化铝。

所述第一氧化层4、第二氧化层7由二氧化硅、氧化铬任意一种材料制成，本实施例设为二氧化硅。

所述凹陷区9数量为8-10个。

如图3所示，其制作方法包括如下步骤：

s1、提供一硅衬底1；

s2、在硅衬底1的第一表面上通过干法蚀刻形成介电层2；

s3、在介电层2上蚀刻阱区3；

s4、在阱区3内填充氮化物；

s5、在介电层2上形成第一氧化层4；

s6、在第一氧化层4上形成硅顶层5；

s7、在硅顶层5上淀积第一掩模层6；

s8、在硅衬底1的第二表面上依次形成第二氧化层7、阻挡层8；

s9、在阻挡层8上蚀刻凹陷区9；

s10、在阻挡层8上淀积第二掩模层10。

实施例2

如图2所示的一种具有改进性能的半导体器件，包括一硅衬底1，所述硅衬底1具有第一表面、第二表面，其第一表面上依次设有介电层2、第一氧化层4、硅顶层5、第一掩模层6，其第二表面上依次设有第二氧化层7、阻挡层8、第二掩模层10，所述介电层2上设有贯穿其的阱区3，所述阱区3内填充有氮化物，所述阻挡层8上设有贯穿其的凹陷区9，所述凹陷区9内部进行真空处理。

所述氮化物为氮化铝。

所述第一氧化层4、第二氧化层7由二氧化硅、氧化铬任意一种材料制成，本实施例设为氧化铬。

所述凹陷区9数量为8-10个。

所述阱区3两侧设有分压沟槽11，使介电层2在半导体器件承压时，能够进行分压。

其制作方法与实施例1一致。

以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

技术特征：

技术总结
本发明涉及半导体器件技术领域，具体涉及一种具有改进性能的半导体器件，包括一硅衬底，硅衬底具有第一表面、第二表面，其第一表面上依次设有介电层、第一氧化层、硅顶层、第一掩模层，其第二表面上依次设有第二氧化层、阻挡层、第二掩模层，介电层上设有贯穿其的阱区，阱区内填充有氮化物，阻挡层上设有贯穿其的凹陷区，凹陷区内部进行真空处理。本发明通过将阱区设置在介电层上，且填充氮化物，使得介电层降低对半导体器件形成过程的影响，同时阱区的设置，避免硅衬底与硅顶层间形成的固有结电容对硅衬底中载流子的影响，进而提高信号通过半导体器件的效率，且降低信号的失真率。

技术研发人员：彭勇
受保护的技术使用者：合肥市华达半导体有限公司
技术研发日：2018.12.07
技术公布日：2019.04.16