一种埋入式芯片及其制备方法与流程

本发明涉及半导体芯片技术领域，具体涉及一种埋入式芯片及其制备方法。

背景技术：

随着信息社会的发展，各种电子设备的信息处理量与日俱增，对于高频、高速信号传输的需求日益增长。将半导体芯片埋入电路板中进行封装，可以有效地缩短半导体芯片与封装基板的连接距离，为高频、高速信号传输提供有力的保证。裸芯片埋入电路板同时可以满足封装体高集成度以及电子产品微型化的发展需求。

现有技术中，对裸芯片埋入电路板的制备通常是采用将裸芯片贴合在电路板基本上，在逐渐形成电路板的过程中完成裸芯片的埋入。此外，埋入裸芯片通常是在一整块基板上完成多个裸芯片的埋入，当完成裸芯片埋入后，再对各个芯片进行切割，进而得到需要的一个或多个埋入式芯片，然而在切割过程中通常会产生静电，进而对埋入的芯片造成损坏。此外，切割下的芯片的各个芯片引脚相互分离，在保存过程中也可能受到静电影响而被损坏。

技术实现要素：

本发明提供一种埋入式芯片及其制备方法，以实现对埋入式芯片的静电保护。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种埋入式芯片，所述埋入式芯片包括：

电路板，其上设置有电镀金属；

芯片本体，位于所述电路板内部，所述芯片本体具有多个引脚焊盘，所述多个引脚焊盘由所述电镀金属引出构成多个芯片引脚；以及

导电插件，与所述多个芯片引脚之间可拆卸插接。

在一实施方式中，所述多个芯片引脚是通过移除所述电路板上设置的围绕所述芯片本体的一导电闭环结构而形成的。

在一实施方式中，所述导电插件是由移除的所述导电闭环结构根据所述多个芯片引脚制备得到的。

另一方面，本发明采用的一个技术方案是：提供一种埋入式芯片的制备方法，该制备方法包括：

提供包含在电路板内部的芯片本体，其中，所述芯片本体具有多个引脚焊盘；

对所述电路板依次进行图案化处理和金属电镀，以形成多个芯片引脚；

提供与所述多个芯片引脚相应的导电插件，所述导电插件与所述多个芯片引脚可拆卸插接。

在一实施方式中，所述对所述电路板依次进行图案化处理和金属电镀，以形成多个芯片引脚的步骤，包括：

对所述电路板进行图案化处理，形成与所述多个引脚焊盘对应的盲孔，并在所述电路板上形成围绕所述芯片本体的一闭环凹槽；

在所述图案化处理后的电路板上进行金属电镀，以将所述多个引脚焊盘通过所述盲孔由电镀金属引出，并在所述闭环凹槽处形成导电闭环结构，其中，所述多个引脚焊盘与所述导电闭环结构通过所述电镀金属导通；

将所述多个引脚焊盘与所述导电闭环结构断开，并移除所述导电闭环结构，以形成所述多个芯片引脚。

在一实施方式中，所述提供与所述多个芯片引脚相应的导电插件的步骤，包括：

在移除的所述导电闭环结构上制备相互导通的凹槽，其中，所述凹槽与所述多个芯片引脚相对应，以形成提供的与所述多个芯片引脚对应的导电插件。

在一实施方式中，所述在移除的所述导电闭环结构上制备相互导通的凹槽的步骤，包括：

去除所述导电闭环结构上保留的与所述多个芯片引脚对应的凸起，并在所述凸起之间进行金属电镀，以在所述导电闭环结构上形成相互导通的凹槽。

在一实施方式中，所述在移除的所述导电闭环结构上制备相互导通的凹槽的步骤，包括：

去除所述导电闭环结构上保留的与所述多个芯片引脚对应的凸起，并在所述凸起对应的位置上进行刻蚀，以在所述导电闭环结构上形成相互导通的凹槽。

在一实施方式中，所述电路板包括第一金属层和第二金属层，以及位于所述第一金属层和所述第二金属层之间的填充层；

所述提供包含在电路板内部的芯片本体的步骤，包括：

提供包含在电路板的所述填充层内的芯片本体。

在一实施方式中，所述提供包含在电路板内部的芯片本体的步骤，包括：

在电路板载体上形成所述第一金属层；

在所述第一金属层上粘贴贴片，并在所述贴片上固定所述芯片本体；

在所述芯片本体周围形成包裹所述芯片本体的填充层；

在所述填充层上形成所述第二金属层，并去除所示电路板载体。

在一实施方式中，所述提供包含在电路板内部的芯片本体的步骤，包括：

在电路板基体上开设与所述芯片本体对应的凹槽，并将所述电路板基体固定在粘结层上；

利用所述粘结层将所述芯片本体固定在所述凹槽内；

在所述凹槽内进行材料填充，形成包裹所述芯片本体的填充层；

去掉所述粘结层，并在所述填充层的第一表面和第二表面分别形成所述第一金属层和所述第二金属层。

本发明的有益效果是：区别于现有技术的情况，本发明提供的埋入式芯片包括电路板，其上设置有电镀金属；芯片本体，位于所述电路板内部，所述芯片本体具有多个引脚焊盘，所述多个引脚焊盘由所述电镀金属引出构成多个芯片引脚；以及导电插件，与所述多个芯片引脚之间可拆卸插接。通过为埋入式芯片提供与其芯片引脚可拆卸插接的导电插件，在埋入式芯片的放置、移动等过程中，通过导电插件将其芯片引脚相互导通，进而提高了芯片的抗静电能力，实现对芯片的静电保护，在需要使用埋入式芯片时将导电插件拆卸掉即可，结构简单，且安装方便。

附图说明

为了更清楚地说明发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的情况下，还可以根据这些附图获得其他的附图，其中：

图1是本发明埋入式芯片的制备方法第一实施例的流程示意图；

图2a是图1中步骤s101对应的埋入式芯片的结构示意图；

图2b是图2a所示的埋入式芯片的俯视结构示意图；

图3a是图1中步骤s102对应的埋入式芯片的结构示意图；

图3b是图3a所示的埋入式芯片的俯视结构示意图；

图4a是图1中步骤s103对应的埋入式芯片的结构示意图；

图4b是图4a所示的埋入式芯片的俯视结构示意图；

图5a是图1中步骤s104对应的埋入式芯片的结构示意图；

图5b是图5a所示的埋入式芯片的俯视结构示意图；

图6a是通过图1所示的制备方法得到的埋入式芯片的结构示意图；

图6b是图6a所示的埋入式芯片的俯视结构示意图；

图7是本发明埋入式芯片的制备方法第二实施例的流程示意图

图8a是图7中步骤s105对应的埋入式芯片的结构示意图；；

图8b是图8a所示的埋入式芯片的俯视结构示意图；

图9a是通过图7所示的制备方法得到的埋入式芯片的结构示意图；

图9b是图9a所示的埋入式芯片的俯视结构示意图；

图10是图1中步骤s101的一实施方式的流程示意图；

图11a至图11c是图10中步骤s1011至步骤s1014得到的电路板结构的示意图；

图12是图1中步骤s101的另一实施方式的流程示意图；

图13a至图13c是图12中步骤s1015至步骤s1018得到的电路板结构的示意图；

图14是本发明埋入式芯片的制备方法第三实施例的流程图；

图15a是图14中步骤s202中进行图案化处理后的埋入式芯片的结构示意图；

图15b是图15a所示的埋入式芯片的俯视结构示意图；

图16a是图14中步骤s202中进行金属电镀后的埋入式芯片的结构示意图；

图16b是图16a所示的埋入式芯片的俯视结构示意图；

图17是通过图14所示的制备方法得到的埋入式芯片的结构示意图；

图18是本发明埋入式芯片的制备方法第四实施例的流程图；

图19a是导电闭环结构的部分结构示意图；

图19b是导电插件一实施例的结构示意图；

图19c是导电插件一实施例的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动情况下所获得的所有其他实施例，均属于本发明保护的范围。

需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

请参阅图1，图1是本发明埋入式芯片的制备方法第一实施例的流程示意图。如图1所示，本实施例的制备方法至少可包括如下步骤：

在步骤s101中，提供包含在电路板内的芯片本体。

如图2a所示，本实施例提供的芯片本体200被制备在电路板100内部，图2a中使用虚线表示在电路板100内部的芯片本体200，芯片本体200上至少具有引脚焊盘201、202、203，引脚焊盘的数量在本发明中不做具体限制，本实施例中以具有多个引脚焊盘为例，图2b是图2a中沿虚线a的剖视图，如图2b所示，本实施例中芯片本体200的引脚焊盘至少包括分别设置在芯片本体200上下两个侧面上的第一引脚焊盘201、第二引脚焊盘202、第三引脚焊盘203、第四引脚焊盘204和第五引脚焊盘205。可以理解的是，图2a是沿虚线a的剖视图，因此只能示出第一引脚焊盘201、第二引脚焊盘202和第三引脚焊盘203。

进一步，在本实施例中电路板100至少可包括第一金属层101、第二金属层102、以及位于第一金属层101和第二金属层102之间的填充层103；芯片本体200包含在电路板100的填充层103内。进一步，本实施例的电路板100还可包括贴片104，芯片本体200通过第三引脚焊盘203利用可导电的贴片104固定在第一金属层101上，在其他实施例中，贴片104也可不导电，或电路板100不具有贴片104，芯片本体200采用其他方式设置在电路板100内，本实施例对此不做具体限制。

进一步，本实施例对提供的芯片本体200的数量不做限制，可以为一个芯片本体200，可以为包含在同一电路板100内的多个芯片本体200，本实施例以2个包含在电路板100内的芯片本体200为例，如图2b所示。其中，同一电路板100内的多个芯片本体200可以相同也可以不同，本实施例中，以两个芯片本体200相同为例。

在步骤s102中，对电路板进行图案化处理，形成与芯片本体的引脚焊盘对应的盲孔，并在电路板上形成围绕芯片本体的闭环凹槽。

进一步如图3a和图3b所示，对电路板100进行图案化处理，以在电路板100上形成与第一引脚焊盘201和第二引脚焊盘202对应的盲孔105，本实施例中第三引脚焊盘203通过可导电的贴片104与第一金属层101导通，因此不需要形成与第三引脚焊盘203对应的盲孔105，在其他实施例中，若贴片104不可导电或芯片本体200采用其他方式置于电路板100内，使得第三引脚焊盘203不能直接与第一金属层101导通时，则需要在图案化处理时同时形成与第三引脚焊盘203对应的盲孔105。可以理解的是，此时同样会形成第四引脚焊盘204和第五引脚焊盘205对应的盲孔105，此时第四引脚焊盘204和第五引脚焊盘205的结构分别与第一引脚焊盘201和第二引脚焊盘202相同，不再赘述，在图3b中也未标出(为了附图简洁，附图中不再对第四引脚焊盘204和第五引脚焊盘205标示，具体请参阅图2b)。

进一步，本实施例通过图案化处理在电路板100上形成围绕芯片本体200的闭环凹槽106，此时的电路板100的俯视图如图3b所示，当电路板100中包含多个芯片本体200时，闭环凹槽106围绕多个芯片本体200。

进一步，闭环凹槽106可以为设置在电路板100的第二金属层102上的闭环凹槽106，也可以为贯穿第二金属层102和填充层103的闭环凹槽106(此时闭环凹槽106的底部为第一金属层101)，此外，闭环凹槽106还可以为设置在电路板100的第一金属层101上的闭环凹槽106，也可以为贯穿第一金属层101和填充层103的闭环凹槽106(此时闭环凹槽106的底部为第二金属层102)；本实施例不做具体限制，如图3a所示，本实施例以贯穿第二金属层102和填充层103的闭环凹槽106为例。

在步骤s103中，在图案化处理后的电路板上进行金属电镀，以将引脚焊盘通过盲孔由电镀金属引出，并在闭环凹槽处形成导电闭环结构。

如图4a和图4b所示，对步骤s102形成的电路板100进行金属电镀，进而在电路板100上形成金属电镀层107。此时，芯片本体200的第一引脚焊盘201、第二引脚焊盘202、第四引脚焊盘204和第五引脚焊盘205分别通过对应的盲孔105由电镀金属引出，闭环凹槽106内也被电镀金属填充形成导电闭环结构300，第三引脚焊盘203通过第一金属层101和导电闭环结构300与金属电镀层107导通；进一步，第一引脚焊盘201、第二引脚焊盘202、第三引脚焊盘203、第四引脚焊盘204和第五引脚焊盘205通过电镀金属、导电闭环结构300以及第一金属层101相互导通，第一引脚焊盘201、第二引脚焊盘202、第四引脚焊盘204和第五引脚焊盘205分别与导电闭环结构300之间具有由电镀金属形成的金属导线，第三引脚焊盘203与导电闭环结构300可通过第一金属层101形成金属导线。

本实施例中，闭环凹槽106的底部为第一金属层101，当金属电镀后，导电闭环结构300能够导通第一金属层101和第二金属层102，进一步，由于导电闭环结构300围绕多个芯片本体200，而芯片本体200的第一引脚焊盘201、第二引脚焊盘202、第三引脚焊盘203、第四引脚焊盘204和第五引脚焊盘205均与导电闭环结构300连接，因此，对于一个芯片本体200而言，其第一引脚焊盘201、第二引脚焊盘202、第三引脚焊盘203、第四引脚焊盘204和第五引脚焊盘205可通过导电闭环结构300相互导通的；对于多个芯片本体200而言，而每个芯片本体200的第一引脚焊盘201、第二引脚焊盘202、第三引脚焊盘203、第四引脚焊盘204和第五引脚焊盘205均与导电闭环结构300导通，因此多个芯片本体200的每个引脚焊盘同样可通过导电闭环结构300相互导通。

在本实施例中金属电镀可采用金属铜电路，电镀金属为电镀铜。

在步骤s104中，将引脚焊盘与导电闭环结构断开，并移除导电闭环结构，以形成芯片本体的芯片引脚。

芯片本体200的多个引脚焊盘是通过导电闭环结构300相互导通的，需要将导电闭环结构300移除，以得到相互独立的芯片结构。进一步，如图5a和图5b所示，在引脚焊盘与导电闭环结构300之间的金属导线处进行切割(图5a中的箭头b处，即图5b中的虚线框处)，进而将引脚焊盘与导电闭环结构300断开。进而得到如图6a和图6b所示的埋入式芯片，其中芯片引脚108由引脚焊盘引出的金属导线与导电闭环结构300分离形成，各个芯片引脚108之间不会相互导通。使用制备好的埋入式芯片时，将各个互不导通芯片引脚108与相应的电子器件连接即可。

进一步，请参阅图7，如图7所示，本发明埋入式芯片的制备方法的第二实施例中，图1中的步骤s102可替换为如下步骤：

在步骤s105中，对电路板进行图案化处理，形成与芯片本体的引脚焊盘对应的盲孔，并在电路板上形成围绕芯片本体的闭环凹槽；同时在电路板上形成通孔，通孔贯穿电路板，且位于导电闭环结构的范围内。

本实施例中，对电路板100进行图案化处理时，除了形成与步骤s102中相同的盲孔105和闭环凹槽106之外，还会在电路板100上形成通孔109，如图8a和图8b所示。其中，通孔109贯穿电路板100的第二金属层102和填充层103，在后续步骤的金属电镀时，被电镀金属填充。

进一步，通孔109的数量与芯片本体200的数量相对应，在其他实施方式中，通孔109的数量还可以根据芯片本体200具有的引脚焊盘的数量相对应。如图8a和图8b所示，通孔109位于导电闭环结构300的范围内，进一步的，通孔109位于芯片本体200与导电闭环结构300之间。本实施例中，通孔109分别与位于芯片本体200的靠近第二金属层102一侧的第一引脚焊盘201、第二引脚焊盘202、第四引脚焊盘204和第五引脚焊盘205相对应，且每个通孔109分别位于相应的引脚焊盘到导闭环结构的金属导线上，由此得到的埋入式芯片如图9a和图9b所示。

本实施例通过在制备芯片本体200的引脚焊盘的盲孔105时，围绕芯片本体200在电路板100上制备一闭环凹槽106，以使得后续步骤中能够通过电镀金属在闭环凹槽106处制备得到一导电闭环结构300，令导电闭环结构300导通各个芯片本体200的引脚焊盘；进而在对每个芯片本体200进行切割而得到最终的埋入式芯片时，可以减少由切割或其他摩擦等产生的静电电流对芯片本体200的影响，进而达到保护芯片本体200的目的，也可提高最终的埋入式芯片的合格率。

本实施例中，步骤s101可通过多种方式提供包含在电路板100内的芯片本体200。

进一步，请参阅图10，在一实施方式中，本实施例中的步骤s101可包括如下步骤：

在步骤s1011中，在电路板载体上形成第一金属层。

本实施例中，第一金属层可为铜箔层，在铜箔层上可通过贴膜、曝光、显影、刻蚀、去膜等步骤制作出相应的电路图形。

在步骤s1012中，在第一金属层上粘贴贴片，并在贴片上固定芯片本体。

如图11a所示，本实施例中在电路板载体400上先制备第一金属层101，随后在第一金属层101上粘贴贴片104，并将芯片本体200固定在贴片104上。其中，芯片本体200至少具有第一引脚焊盘201、第二引脚焊盘202以及第三引脚焊盘203，本实施例中通过将第三引脚焊盘203固定在贴片104上进而实现芯片本体200的固定。

本实施例中可通过电镀、涂敷等方式制备第一金属层101。进一步，贴片104可为离散的多个贴片104，贴片104的数量与芯片本体200的数量一致。此外，贴片104的大小可以与芯片本体200的尺寸相对应，以使芯片能够相对稳定的粘贴在贴片104上。进一步，在粘贴芯片本体200时，还采用高温高压贴合制程，以使在粘贴芯片本体200时提供足够的温度和压力，以使芯片本体200更加牢固的粘贴在贴片104上，且可以令贴片104更加牢固的粘贴在第一金属层101上。

在步骤s1013中，在芯片本体周围形成包裹芯片本体的填充层。

在步骤s1012之后，粘贴的多个芯片本体200之间具有间隙，则在间隙中进行材料填充，形成填充层103，如图11b所示，填充层103包裹芯片本体200。

其中，填充层103可以是一种半导体封装材料，通常情况下为液体，其具有散热、绝缘的作用，并在120°～300°的温度下变成固体。

在步骤s1014中，在填充层上形成第二金属层，并去除电路板载体。

进一步如图11c所示，在填充层103上方进一步制备第二金属层102，并去除电路板载体400。如此即完成包含在电路板100内的芯片本体200。

可以理解的是，通过本实施例提供的包含在电路板100内的芯片本体200，其第三引脚焊盘203通过贴片104与第一金属层101连接，其中，贴片104可以为导电贴片104，也可以不导电贴片104。若贴片104为导电贴片104，则第三引脚焊盘203可直接通过导电贴片104与第一金属层101导通，因此在步骤s102中进行图案化处理时，不需要在形成与第三引脚焊盘203对应的盲孔105，在步骤s103进行金属电镀后，第三引脚焊盘203可通过导电贴片104和第一金属层101与导电闭环结构300导通。若贴片104为不导电贴片104，则在步骤s102中进行图案化处理时，需要在第一金属层101和贴片104上形成与第三引脚焊盘203对应的盲孔105，在步骤s103进行金属电镀后，第三引脚焊盘203通过盲孔105引出至第一金属层101，进而与导电闭环结构300导通。

本实施例中，第二金属层同样可为铜箔层，在铜箔层上可通过贴膜、曝光、显影、刻蚀、去膜等步骤制作出相应的电路图形。

进一步，本发明还提出了另一种提供包含在电路板100内的芯片本体200的实施方式；请参阅图12，在本实施例中步骤s101还可包括如下步骤：

在步骤s1015中，在电路板基体上开设与芯片本体对应的凹槽，并将电路板基体固定在粘结层上。

如图13a所示，在电路板基体500上通过刻蚀等方式开设与芯片本体200的尺寸对应的凹槽，可以理解的是，当芯片本体200的数量为多个时，可在电路板基体500上开设多个与芯片本体200对应的凹槽。进一步，将开设有凹槽的电路板基体500粘贴在粘结层600上。

在步骤s1016中，利用粘结层将芯片本体固定在凹槽内。

进一步，如图13b所示，将芯片本体200放置在电路板基体500的凹槽中，且芯片本体200粘贴在粘结层600上。

在步骤s1017中，在凹槽内进行材料填充，形成包裹芯片本体的填充层。

对步骤s1016得到的结构进行材料填充，形成填充层103，填充层103包裹芯片本体200，进一步的，填充层103还可覆盖在电路板基体500上方。

在步骤s1018中，去掉粘结层，并在填充层的第一表面和第二表面分别形成第一金属层和第二金属层。

如图13c所示，将粘结层600去除，并在填充层103的两个表面分别制备第一金属层101和第二金属层102。本实施例中，第二金属层102的设置可以在去除粘结层600之后，即先在填充层103上形成第二金属层102，随后去掉粘结层600，并在填充层103的去掉粘结层600的表面上形成第一金属层101。

本实施例中去除粘结层600的方式不做具体限制，以及制备第一金属层101和第二金属层102的方式也不做具体限制。

上述两种提供包含在电路板100内的芯片本体200的实施方式仅本发明进行举例的方式，在其他实施例中也可以采用其他的方式提供包含在电路板100内的芯片本体200，本实施例不做具体限制，不应当将上述的两种方式作为本发明的埋入式芯片的制备方法的限制。

进一步，请参阅图14，图14是本发明埋入式芯片的制备方法第三实施例的流程图。如图14所示，本实施例的制备方法可包括如下步骤：

在步骤s201中，提供包含在电路板内部的芯片本体。

本实施例中提供的芯片本体200可如图2a和图2b所示，芯片本体200被制备在电路板100内部，芯片本体200上具有多个引脚焊盘。引脚焊盘的数量在本发明中不做具体限制，本实施例中以多个引脚焊盘为例，芯片本体200和电路板100的结构可参考图2a和图2b，此处不再赘述。

进一步，在本实施例中电路板100如图2a和图2b所示，可包括第一金属层101、第二金属层102、以及位于第一金属层101和第二金属层102之间的填充层103；芯片本体200包含在电路板100的填充层103内。

进一步，本实施例中，提供包含在电路板100内部的芯片本体200的实施方式可与图10至图11c所示的实施方式相同，也可以与图12至图13c所示的实施方式相同，此处不再赘述。

在步骤s202中，对电路板依次进行图案化处理和金属电镀，以形成多个芯片引脚。

如图15a和图15b所示，通过图案化处理，在电路板100上形成与芯片本体200的第一引脚焊盘201、第二引脚焊盘202、第四引脚焊盘204和第五引脚焊盘205分别对应的盲孔105；进一步，对电路板100进行金属电镀，进而如图16a和图16b所示，电镀金属填充盲孔105，并将第一引脚焊盘201、第二引脚焊盘202、第四引脚焊盘204和第五引脚焊盘205分别引出电路板100表面，进而形成芯片引脚108。

进一步，在其他实施方式中，对电路板100进行图案化处理时，还会在电路板100上形成通孔109，如图15a和图15b所示。其中，通孔109贯穿电路板100的第二金属层102和填充层103，在后续步骤的金属电镀时，被电镀金属填充。

进一步，通孔109的数量与芯片本体200的数量相对应，在其他实施方式中，通孔109的数量还可以根据芯片本体200具有的引脚焊盘的数量相对应，本实施例中通孔109分别与第一引脚焊盘201、第二引脚焊盘202、第四引脚焊盘204和第五引脚焊盘205对应。

在步骤s203中，提供与多个芯片引脚相应的导电插件，导电插件与多个芯片引脚可拆卸插接。

如图17所示，本实施例在步骤s202形成芯片本体200的芯片引脚后，提供与芯片引脚相应的导电插件310，导电插件310可与芯片引脚可拆卸插接。当需要步骤s202中得到的芯片结构不需要使用时，导电插件310插接在芯片引脚上，将各个芯片引脚相互导通，避免在放置过程中由于存放等产生的静电对芯片本体200造成静电损坏；当需要使用步骤s202中得到的芯片结构时，则从芯片引脚上拆卸下导电插件310，并将芯片引脚与相应的电子器件连接。

本实施例通过提供与芯片引脚108可拆卸插接的导电插件310，在芯片不使用时，通过导电插件310将多个芯片引脚108相互导通，进而提高芯片的抗静电能力，当需要使用时，将导电插件310拆卸掉即可。

进一步的，本实施例的埋入式芯片的制备方法可以与图1至图6b所示的制备方法第一实施例相结合，形成新的实施例，即在另一实施例中，在步骤s202中对电路板100依次进行图案化处理和金属电镀，以形成多个芯片引脚108时，可以结合图1所示的步骤102至步骤s104，形成新的实施例，该实施例的流程示意图可如图18所示：

在步骤s301中，提供包含在电路板内的芯片本体。

在步骤s302中，对电路板进行图案化处理，形成与芯片本体的引脚焊盘对应的盲孔，并在电路板上形成围绕芯片本体的闭环凹槽。

在步骤s303中，在图案化处理后的电路板上进行金属电镀，以将引脚焊盘通过盲孔由电镀金属引出，并在闭环凹槽处形成导电闭环结构。

在步骤s304中，将引脚焊盘与导电闭环结构断开，并移除导电闭环结构，以形成芯片本体的芯片引脚。

本实施例中的步骤s301至步骤s304可与图1所示的步骤s101至步骤s104相同，对应于的结构示意图可参阅图2a至图6b，此处不再赘述。

在步骤s305中，提供与多个芯片引脚相应的导电插件，导电插件与多个芯片引脚可拆卸插接。

本实施例中的步骤s305可与图14中所示的步骤s203相同，此处不再赘述。

本实施例中，可以通过步骤s301至步骤s304得到可使用的一个或多个埋入式芯片，进一步通过步骤s305可为步骤s304中得到的一个或多个埋入式芯片提供各自的导电插件，进而提高一个或多个埋入式芯片的抗静电能力。

进一步，在本实施例中，步骤s305中提供的导电插件310可以通过在利用骤s304移除的导电闭环结构300制备与各个芯片引脚相对应的相互导通的凹槽而得到。其中，每个凹槽分别与各个芯片引脚相对应，进而得到可与芯片引脚可拆卸插接的导电插件310。

进一步，步骤s305可采用如下方式：

去除导电闭环结构300上保留的与多个芯片引脚对应的凸起301，并在凸起301之间进行金属电镀以填充成新的凸起结构311，以在导电闭环结构300上形成相互导通的凹槽312。

具体的，导电闭环结构300被移除后，导电闭环结构300上会保留有与各个芯片引脚对应的凸起301，此时移除的导电闭环结构300可呈类似“山”字型的结构，如图19a所示。本实施例中，在各个凸起310之间进行金属填充形成凸起结构311，并将凸起310刻蚀掉，即可得到如图19b所示的导电插件310。可以理解的是，导电插件310中的凹陷312处可与各个芯片引脚对应，凸起311处与各个芯片引脚之间的间隙对应，进而可以将导电插件310于芯片引脚进行可拆卸插接。

进一步，步骤s305还采用如下方式：

去除导电闭环结构300上保留的与多个芯片引脚对应的凸起301，并在凸起对应的位置上进行刻蚀，以在导电闭环结构300上形成相互导通的凹槽321。

具体的，导电闭环结构300被移除后，导电闭环结构300上会保留有与芯片引脚对应的凸起301，此时移除的导电闭环结构300可呈类似“山”字型的结构，如图19a所示。本实施例中，将图19a中的各个凸起301刻蚀掉，并在凸起301的位置处进一步刻蚀处相应的凹槽321，进而得到如图19c所示的导电插件320。可以理解的是，导电插件320中的凹槽321与各个芯片引脚对应，进而可以将导电插件320与芯片引脚进行可拆卸插接。

进一步，本发明还提出了一种埋入式芯片，该埋入式芯片包括电路板，其上设置有盲孔和电镀金属；芯片本体，位于所述电路板内部，所述芯片本体具有引脚焊盘，所述引脚焊盘通过所述电路板上的盲孔由电镀金属引出，形成芯片引脚；其中，所述芯片引脚是通过移除电路板上设置的围绕所述芯片本体的一导电闭环结构而形成的。

具体的，本实施例的埋入式芯片可通过图1所示的制备方法制备得到，其结构可如图6a和图6b所示，此处不再赘述。

进一步，本发明还提出了另一种埋入式芯片，该埋入式芯片包括电路板，其上设置有电镀金属；芯片本体，位于所述电路板内部，所述芯片本体具有多个引脚焊盘，所述多个引脚焊盘由所述电镀金属引出构成多个芯片引脚；以及导电插件，与所述多个芯片引脚之间可拆卸插接。

具体的，本实施例的埋入式芯片可通过图14所示的制备方法制备得到，此时本实施例的埋入式芯片的结构可如图17所示，此处不再赘述。进一步，本实施例的埋入式芯片还可通过图18所示的制备方法制备得到，其结构仍可如图17所示，此处不再赘述。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。