半导体装置的制作方法

本公开的示例实施例涉及半导体装置，更具体地，涉及具有垂直结构的半导体装置。

背景技术：

半导体装置可以用于处理高容量的数据同时被按比例缩小。因此，半导体装置可以被设计为具有相对高的集成度。在一些示例中，高度集成的半导体装置可以具有垂直结构。

技术实现要素：

根据本发明构思的示例实施例，半导体装置可以包括：基底；第一栅极结构，包括竖直堆叠在基底上的第一栅电极；第一沟道，穿透第一栅极结构以接触基底；第二栅极结构，包括位于第一栅极结构上的沟道连接层和位于沟道连接层上的第二栅电极；第二沟道，穿透第二栅极结构以接触第一沟道；以及分隔区域，穿透第二栅极结构和第一栅极结构并且在第一方向上延伸。第二栅电极可以竖直堆叠在沟道连接层上。沟道连接层可以位于分隔区域之间并且具有与分隔区域的侧壁间隔开的至少一个侧壁。

根据本发明构思的示例实施例，半导体装置可以包括：基底；第一栅极结构，包括竖直堆叠在基底上的第一栅电极；第一沟道，穿透第一栅极结构；第二栅极结构，包括位于第一栅极结构上的沟道连接层和位于沟道连接层上的第二栅电极；第二沟道，穿透第二栅极结构；以及分隔区域，穿透第二栅极结构和第一栅极结构并且在第一方向上延伸。第二栅电极可以竖直堆叠在沟道连接层上。沟道连接层的侧壁可以与由第二栅电极的与分隔区域相邻的侧壁限定的延长线横向间隔开。

根据本发明构思的示例实施例，半导体装置可以包括：基底；第一栅电极，在基底上彼此竖直间隔开；第一沟道，穿透第一栅电极以接触基底；第二栅电极，在第一栅电极上方彼此竖直间隔开；第二沟道，穿透第二栅电极并且接触第一沟道；分隔区域，在第一方向上使第一栅电极和第二栅电极分开并且在与第一方向交叉的方向上延伸；以及沟道连接层，位于第一栅电极上。沟道连接层可以与分隔区域间隔开。每个沟道连接层可以围绕第二沟道。

附图说明

图1是根据发明构思的示例实施例的半导体装置的存储器单元阵列的等效电路图。

图2和图3分别是根据发明构思的示例实施例的半导体装置的平面图和剖视图。

图4是图3的部分a的放大图。

图5是根据发明构思的示例实施例的半导体装置的局部切割透视图。

图6至图9分别是根据发明构思的示例实施例的半导体装置的剖视图。

图10和图11分别是根据发明构思的示例实施例的半导体装置的剖视图。

图12是示出根据发明构思的示例实施例的制造半导体装置的方法的流程图。

图13a至图13l是根据发明构思的示例实施例的制造半导体装置的方法中的多个阶段的剖视图。

图14是根据发明构思的示例实施例的半导体装置的剖视图。

具体实施方式

现在将参照附图更充分地描述各种示例实施例，附图示出了一些示例实施例。然而，本发明构思可以以许多可选的形式实施，并且不应该被解释为仅限于在此所阐述的示例实施例。应当注意的是，尽管没有对发明的针对一个实施例描述的方面的具体描述，但是发明的针对所述一个实施例描述的所述方面可以被结合到不同的实施例中。即，可以以任何方式和/或组合来组合所有实施例和/或任何实施例的特征。

在传统的vnand结构中，随着存储器单元的数量的增加，可以使用按单位形成模具并在各个模具中形成沟道开口的多堆叠结构。蚀刻停止层可以用于将上沟道连接到下沟道。当形成共源线(csl)时，蚀刻停止层不会被完全蚀刻，这会产生缺陷。发明构思的一些实施例源于认识到沟道连接层(例如，蚀刻停止层)可以在形成共源线csl之前被图案化。因此，可以使沟道连接层与共源线csl间隔开，从而减小当形成共源线csl时产生缺陷的可能性。

图1是根据发明构思的示例实施例的半导体装置的存储器单元阵列的等效电路图。

参照图1，存储器单元阵列10包括多个存储器单元串s，所述多个存储器单元串s中的每个包括彼此串联连接的存储器单元mc以及分别连接到存储器单元mc的相对端的地选择晶体管gst和串选择晶体管sst。多个存储器单元串s可以并联连接到位线bl0-bl2中的每条。多个存储器单元串s可以共同连接到共源线csl。例如，多个存储器单元串s可以设置在多条位线bl0-bl2与一条共源线csl之间。在一些实施例中，可以二维地布置多条共源线csl。

串联连接的存储器单元mc可以由用于选择存储器单元mc的字线wl0-wln控制。每个存储器单元mc可以包括数据存储元件。设置在距共源线csl基本相等的距离处的存储器单元mc的栅电极可以共同连接到字线wl0-wln中的一条字线以处于等电位状态。尽管存储器单元mc的栅电极设置在距共源线csl基本相等的距离处，但是设置在不同的列或行中的栅电极可以被独立地控制。

地选择晶体管gst可以由地选择线gsl控制并连接到共源线csl。串选择晶体管sst可以由串选择线ssl1和ssl2控制并连接到位线bl0-bl2。如图1中所示，在每个存储器单元串s中，两个串选择晶体管sst1和sst2和一个地选择晶体管gst可以连接到串联连接的多个存储器单元mc。在一些实施例中，在每个存储器单元串s中，一个串选择晶体管sst1或sst2或者多个地选择晶体管gst可以连接到串联连接的多个存储器单元mc。至少一条虚设线dwl或至少一条缓冲线可以设置在字线wl0-wln中的最上面的字线wln与串选择线ssl1和ssl2之间。在一些实施例中，至少一条虚设线dwl可以设置在字线wl0-wln中的最下面的字线wl0与地选择线gsl之间。

当信号通过串选择线ssl1和ssl2施加到串选择晶体管sst1和sst2时，通过位线bl0、bl1和bl2施加的信号可以传输到串联连接的存储器单元mc，从而执行数据读取操作和数据写入操作。另外，通过经基底施加预定的擦除电压，可以执行数据擦除操作以擦除写入存储器单元mc中的数据。在一些实施例中，存储器单元阵列10可以包括与位线bl0-bln电绝缘的至少一个虚设存储器单元串。

图2和图3分别是根据发明构思的示例实施例的半导体装置的平面图和剖视图。图3是沿图2的线iii-iii'截取的剖视图。图4是图3的部分a的放大图。图5是根据发明构思的示例实施例的半导体装置的局部切割透视图。在图2和图5中，为了便于说明，仅示出了半导体装置100的部分配置。

参照图2和图3，半导体装置100包括基底101、位于基底101上的栅极结构gs、在垂直于基底101的上表面的竖直方向上穿透栅极结构gs的沟道ch以及在基底101上与栅极结构gs横向交替地布置的分隔区域sa。

栅极结构gs可以包括顺序堆叠在基底101上的第一栅极结构gs1和第二栅极结构gs2。第一栅极结构gs1和第二栅极结构gs2中的每个可以包括彼此交替堆叠的层间绝缘层120和栅电极130。第二栅极结构gs2还可以包括位于栅电极130下面的沟道连接层105。沟道ch可以包括顺序堆叠在基底101上的第一沟道ch1和第二沟道ch2。第一沟道ch1和第二沟道ch2中的每个可以包括沟道区140、位于沟道区140与栅电极130之间的栅极绝缘层145、位于每个沟道ch的上端处的沟道垫155以及至少部分地填充每个沟道ch的内部的沟道绝缘层150。分隔区域sa中的每个可以包括源极导电层170和源极绝缘层172。

在半导体装置100中，可以基于每个沟道ch来配置一个存储器单元串。多个存储器单元串可以在x方向和y方向上以行和列布置。

基底101可以具有在x方向和y方向上延伸的上表面。基底101可以包括半导体材料，例如，iv族半导体、iii族-v族化合物半导体和ii族-v族化合物半导体中的一种或更多种。例如，iv族半导体可以包括硅、锗和硅锗中的一种或更多种。基底101可以包括体晶圆或外延层。

栅电极130可以堆叠在基底101上并且在竖直方向上彼此间隔开。如图1中所示，栅电极130可以包括地选择晶体管gst的栅电极、多个存储器单元mc的栅电极以及串选择晶体管sst1和sst2的栅电极。栅电极130可以用作字线wl0-wln、串选择线ssl1和ssl2以及地选择线gsl。字线wl0-wln可以共同连接到在x方向和y方向上布置的以特定单位相邻的存储器单元串s的存储器单元。用作串选择线ssl1和ssl2的栅电极130可以通过单独的绝缘层在x方向上彼此分开。

在一些实施例中，串选择晶体管sst1和sst2以及地选择晶体管gst的栅电极130可以分别为一个或者两个或更多个，并且可以具有与存储器单元mc的栅电极130的结构相同的结构或不同的结构。一些栅电极130可以是虚设栅电极，例如，与地选择晶体管gst或者串选择晶体管sst1和sst2中的每个的栅电极130相邻的栅电极130可以是虚设栅电极。栅电极130的数量和层间绝缘层120的数量可以根据示例实施例进行各种改变。第一栅极结构gs1的栅电极130的数量可以与第二栅极结构gs2中的栅电极130的数量相同或不同。

如图2中所示，栅极结构gs可以布置为通过在y方向上延伸的分隔区域sa而在x方向上彼此间隔开，栅极结构gs中的每个包括栅电极130。例如，位于两个或三个分隔区域sa之间的栅电极130可以形成一个存储器块，但是根据各种实施例，存储器块的范围不限于此。在一些实施例中，一些分隔区域sa可以在图中未示出的区域中在x方向上被切割，因此，多个分隔区域可以在x方向上彼此间隔开并且布置成行。

栅电极130可以包括金属，例如，钨。在一些实施例中，栅电极130可以包括多晶硅或金属硅化物。在一些实施例中，栅电极130中的每个可以包括扩散阻挡层。例如，扩散阻挡层可以包括氮化钨、氮化钽、氮化钛或它们的组合。

层间绝缘层120可以设置在栅电极130之间。层间绝缘层120可以在竖直方向上彼此间隔开并在y方向上延伸。层间绝缘层120可以包括绝缘材料，例如，氧化硅或氮化硅。在剖视图中，层间绝缘层120的侧壁可以与栅电极130的侧壁竖直共面(或对齐)，但是根据各种实施例不限于此。在一些实施例中，层间绝缘层120的侧壁可以从栅电极130的侧壁朝向源极绝缘层172突出。

第一栅极结构gs1上的第二栅极结构gs2还可以包括与基底101的上表面平行地延伸的沟道连接层105。沟道连接层105可以设置在第一栅极结构gs1的最上面的栅电极130与第二栅极结构gs2的最下面的栅电极130之间。沟道连接层105可以与第一沟道ch1的沟道垫155向上间隔开。沟道连接层105可以在半导体装置100的平面图中与第二栅极结构gs2的栅电极130一起围绕第二沟道ch2并且在y方向上延伸。当在形成第二沟道ch2的工艺中形成沟道孔时，沟道连接层105可以用作蚀刻停止层。下面将参照图13g对其进行详细描述。

参照图3和图4，沟道连接层105可以与分隔区域sa的侧壁间隔开。沟道连接层105可包括被分隔区域sa分开的多个沟道连接层。沟道连接层105可以与包括在分隔区域sa中的源极导电层170的外侧壁170sw和源极绝缘层172的外侧壁172sw间隔开。沟道连接层105的侧壁105s可以与由第二栅极结构gs2的栅电极130的侧壁限定的延长线(即，沿着源极绝缘层172的外侧壁172sw延伸的线)在x方向上间隔开。因此，沟道连接层105的侧壁105s可以与源极导电层170间隔开第二距离d2。第二栅极结构gs2的直接邻近沟道连接层105的最下面的栅电极130可以与源极导电层170间隔开第一距离d1。第二栅极结构gs2的任何其它栅电极130可以与源极导电层170间隔开第三距离d3。在一些实施例中，第二距离d2可以大于第一距离d1和第三距离d3。因为在形成用于形成分隔区域sa的开口之前通过进行图案化来形成沟道连接层105，所以沟道连接层105可以形成为具有上述结构。将参照图13d至图13l对其进行详细描述。

尽管分隔区域sa相对于基底101的上表面倾斜，但是沟道连接层105的侧壁105s可以垂直于基底101的上表面，但是根据各种实施例不限于此。如图3中所示，沟道连接层105的与第二沟道ch2接触的内侧壁可以设置为与由第二栅极结构gs2的栅电极130的内侧壁限定的延长线对齐。因此，与第二栅极结构gs2的栅电极130相似，沟道连接层105可以接触第二沟道ch2。

参照图5，沟道连接层105可以是设置在分隔区域sa或源极导电层170之间的单层。在半导体装置100的平面图中，沟道连接层105可以围绕第二沟道ch2。沟道连接层105可以具有矩形形状，所述矩形形状包括与第二沟道ch2对应的开口。

沟道连接层105可以包括导电材料或绝缘材料。例如，即使沟道连接层105由导电材料形成，电信号也不施加到沟道连接层105，使得沟道连接层105可以在半导体装置100中不提供电气功能。沟道连接层105可以由与层间绝缘层120的材料不同的材料形成。例如，沟道连接层105可以由相对于层间绝缘层120具有蚀刻选择性的材料形成。在一些实施例中，沟道连接层105可以由与栅电极130的材料不同的材料形成。例如，沟道连接层105可以由多晶硅形成，但是根据各种实施例不限于此。

掩埋绝缘层125可以设置在沟道连接层105与分隔区域sa之间。掩埋绝缘层125的下表面可以相对于基底101的上表面位于比沟道连接层105的下表面低第四距离d4的水平处。在一些实施例中，掩埋绝缘层125的下表面可以与沟道连接层105的下表面共平面。掩埋绝缘层125可以由绝缘材料形成。掩埋绝缘层125可以由与层间绝缘层120的材料相同的材料形成，但是根据各种实施例不限于此。

沟道ch可以穿透栅极结构gs，并且可以在基底101上以行和列布置，以彼此间隔开。沟道ch可以在与基底101基本平行的平面上以矩阵形式或“之字形”形式布置。构成沟道ch的第一沟道ch1和第二沟道ch2可以在竖直方向上彼此连接。

沟道ch可以具有垂直于基底101的侧壁，或者具有倾斜的侧壁，使得每个沟道ch的宽度可以根据高宽比随着与基底101的接近程度的增加而变窄。沟道区140可以设置在每个沟道ch内。沟道区140可以形成为环形形状，以在每个沟道ch内围绕沟道绝缘层150。在一些实施例中，沟道区140可以形成为没有沟道绝缘层150的诸如圆柱形或多边形柱的柱形状。在一些实施例中，沟道区140可以不直接连接到基底101，而可以连接到基底101上的外延层。沟道区140可以包括半导体材料，例如，多晶硅或单晶硅。沟道区140可以包括未掺杂的半导体材料或者包含p型杂质或n型杂质的半导体材料。在x方向上以行布置的沟道ch可以通过与相应的沟道垫155连接的上布线结构连接到位线bl0-bl2(参照图1)中的相应的位线。一些沟道ch可以是不电连接到位线bl0-bl2的虚设沟道。

在沟道ch中，沟道垫155可以设置在相应的沟道区140上。沟道垫155可以完全地或部分地覆盖相应的沟道绝缘层150的上表面，并且可以电连接到相应的沟道区140。沟道垫155可以包括例如掺杂的多晶硅。第一沟道ch1和第二沟道ch2可以具有大体相同结构。第二沟道ch2可以分别堆叠在第一沟道ch1上。在一些实施例中，第一沟道ch1和第二沟道ch2的高度可以彼此相同或不同。第一沟道ch1的沟道垫155可以分别直接接触第二沟道ch2的沟道区140。

栅极绝缘层145可以设置在栅电极130与沟道区140之间。栅极绝缘层145可以包括从沟道区140顺序地横向堆叠的隧道层、电荷存储层和阻挡层。隧道层可以被配置为允许电荷通过f-n隧道隧穿并运动到电荷存储层。隧道层可以包括例如氧化硅、氮化硅、氮氧化硅或它们的组合。电荷存储层可以是电荷捕获层或浮栅导电层。在一些实施例中，当电荷存储层是电荷捕获层时，电荷存储层可以包括氮化硅。阻挡层可以包括例如氧化硅、氮化硅、氮氧化硅、高k介电材料或它们的组合。在一些实施例中，阻挡层的至少一部分可以沿栅电极130的表面在水平方向上延伸，但是根据各种实施例不限于此。

分隔区域sa可以穿透沟道ch之间的栅极结构gs并连接到基底101。源极导电层170可以通过源极绝缘层172与栅电极130间隔开且电绝缘。栅电极130可以在x方向上彼此隔开预定的距离，并且源极导电层170位于栅电极130之间。源极导电层170可以具有在y方向上延伸的线形形状，并且可以对应于共源线csl(参照图1)。源极导电层170可以以预定间隔(例如，每三列或四列沟道区140的间隔)布置，但是根据各种实施例不限于此。源极导电层170可以由于高的高宽比而具有随着与基底101的接近程度的增加而减小的宽度，但是不限于此。在一些实施例中，源极导电层170可以具有与基底101的上表面垂直的侧壁。在一些实施例中，杂质区可以设置在基底101中以接触源极导电层170。

图6至图9分别是根据发明构思的示例实施例的半导体装置的剖视图。

参照图6，与图3中所示的沟道连接层105相比，半导体装置100a的沟道连接层105a不对称地布置在分隔区域sa的左侧和右侧上。例如，沟道连接层105a的侧壁105s与源极导电层170间隔开的第五距离d5可以大于沟道连接层105a的另一侧壁105s与源极导电层170间隔开的第六距离d6。第六距离d6可以大于栅电极130与源极导电层170之间的第一距离d1和第三距离d3。

沟道连接层105a的这样的相对位置可以基于用于形成分隔区域sa的开口的位置或形成开口期间的对齐精度而改变。

参照图7，与图3中所示的沟道连接层105相比，半导体装置100b的沟道连接层105b不对称地布置在分隔区域sa的左侧和右侧上。与图6中示出的沟道连接层105a不同，沟道连接层105b可以设置为具有与分隔区域sa(例如，源极绝缘层172)接触的侧壁。沟道连接层105b的另一侧壁105s与源极导电层170间隔开的第七距离d7可以大于上述第一距离d1和第三距离d3。

沟道连接层105b的这样的相对位置可以基于用于形成分隔区域sa的开口的位置或形成开口期间的对齐精度而改变。

参照图8，与图3中所示的沟道连接层105相比，半导体装置100c的沟道连接层105c设置为具有朝向分隔区域sa突出的侧壁105s。沟道连接层105c的侧壁105s可以与由栅电极130的侧壁限定的延长线在x方向上横向间隔开。沟道连接层105c的侧壁105s可以在朝向分隔区域sa的内部的方向上与所述延长线间隔开，使得沟道连接层105c朝向分隔区域sa突出超过所述延长线。因此，分隔区域sa可以在分隔区域sa接触沟道连接层105c的区域中具有沿着沟道连接层105c的上表面的台阶部分st。台阶部分st的长度l1可以改变并且可以在分隔区域sa的相对侧处不同。在一些实施例中，掩埋绝缘层125(参照图3)可以保留在沟道连接层105c的侧壁105s或底表面上。

例如，当穿过掩埋绝缘层125(参照图3)的用于形成分隔区域sa的开口具有比掩埋绝缘层125(参照图3)的宽度大的宽度时，可以形成沟道连接层105c和分隔区域sa的这样的结构。在这种情况下，分隔区域sa可以在分隔区域sa接触沟道连接层105c的区域中具有与沟道连接层105c的朝向分隔区域sa突出的部分对齐的结构。

参照图9，与图3中所示的沟道连接层105相比，半导体装置100d的沟道连接层105d设置为具有与第一沟道ch1的沟道垫155的上表面设置在相同水平处的下表面。

沟道连接层105d可以直接接触每个沟道垫155的一部分，或者通过栅极绝缘层145不直接接触沟道垫155。当沟道连接层105d直接接触沟道垫155时，沟道连接层105d可以由绝缘材料形成。

图10和图11分别是根据发明构思的示例实施例的半导体装置的剖视图。

参照图10，与图3中示出的第一沟道ch1和第二沟道ch2相比，在半导体装置100e的第一沟道ch1和第二沟道ch2中，沟道区140a和栅极绝缘层145a中的每个连续地从第一沟道ch1中的相应的一个延伸到第二沟道ch2中的相应的一个。例如，堆叠的第一沟道ch1和第二沟道ch2的组合中的每者可以在第二沟道ch2的相应的一个的上部处具有单个沟道垫155。沟道区140a和栅极绝缘层145a中的每个可以在每个第一沟道ch1和每个第二沟道ch2之间的界面处具有台阶部分，但是根据各种实施例不限于此。

第一沟道ch1和第二沟道ch2的这样的结构可以通过一次形成沟道区140a和栅极绝缘层145a中的每个来制造。因为用于形成第一沟道ch1和第二沟道ch2的沟道孔在不同的工艺阶段中形成，所以沟道连接层105可以用于在形成第二沟道ch2时控制沟道孔的深度。

参照图11，与参照图3描述的实施例相比，半导体装置100f包括第一栅极结构gs1、第二栅极结构gs2和第三栅极结构gs3以及第一沟道ch1、第二沟道ch2和第三沟道ch3。栅极结构gs可以包括顺序堆叠在基底101上的三个栅极结构(第一栅极结构gs1、第二栅极结构gs2和第三栅极结构gs3)。沟道ch可以包括顺序堆叠在基底101上的三个沟道(第一沟道ch1、第二沟道ch2和第三沟道ch3)。

与第一栅极结构gs1和第二栅极结构gs2相似，第三栅极结构gs3可以包括沟道连接层105、层间绝缘层120和栅电极130。第三沟道ch3可以具有与第一沟道ch1和第二沟道ch2的结构相同的结构或相似的结构。分隔区域sa可以穿透第一栅极结构gs1、第二栅极结构gs2和第三栅极结构gs3以延伸到基底101。这样，在一些实施例中，竖直堆叠的栅极结构gs的数量可以根据发明构思的不同实施例而改变。

图12是示出根据发明构思的示例实施例的制造半导体装置的方法的流程图。图13a至图13l是根据发明构思的示例实施例的制造半导体装置的方法的多个阶段的剖视图。图13a至图13l示出了与图3的剖面对应的区域。

参照图12和图13a，在块s110，在基底101上交替堆叠层间绝缘层120和牺牲层180，以形成第一堆叠结构ms1。

可以通过以下工艺用栅电极130替换牺牲层180：牺牲层180可以由与层间绝缘层120的材料不同的材料形成。例如，可以由例如氧化硅或氮化硅来形成层间绝缘层120。可以由硅、氧化硅、碳化硅或氮化硅来形成并且由与层间绝缘层120的材料不同的材料来形成牺牲层180。在一些实施例中，层间绝缘层120的至少一些厚度可以彼此不同。例如，最下面的层间绝缘层120可以形成为与最上面的层间绝缘层120相比相对薄，并且最上面的层间绝缘层120可以形成为与另一层间绝缘层120相比相对厚。可以根据发明构思的不同实施例改变层间绝缘层120和牺牲层180的数量和厚度。

参照图13b，形成第一沟道孔chh1以穿透第一堆叠结构ms1。

可以通过对第一堆叠结构ms1进行各向异性蚀刻来形成每个第一沟道孔chh1，并且每个第一沟道孔chh1可以形成为具有孔形状。每个第一沟道孔chh1的侧壁可以不垂直于基底101的上表面。在一些实施例中，当形成第一沟道孔chh1时，可以使基底101凹进。在一些实施例中，可以在每个第一沟道孔chh1中形成外延层。

在一些实施例中，当使用作串选择线ssl1和ssl2(参照图1)的栅电极130(参照图3)分开时，可以从第一沟道孔chh1之间的区域中去除预定数量的牺牲层180和层间绝缘层120，然后可以在被去除的区域中形成包括与层间绝缘层120的材料相同的材料的附加绝缘层。

参照图12和图13c，在块s120，在每个第一沟道孔chh1中形成栅极绝缘层145、沟道区140、沟道绝缘层150和沟道垫155，以形成第一沟道ch1。

可以使用例如原子层沉积(ald)或化学气相沉积(cvd)来将栅极绝缘层145形成为具有均匀的厚度。在本操作中，可以形成栅极绝缘层145的全部或部分，并且将栅极绝缘层145形成为沿着每个第一沟道孔chh1竖直延伸到基底101。可以在每个第一沟道孔chh1中的栅极绝缘层145上形成沟道区140。沟道绝缘层150可以形成为至少部分地填充每个第一沟道孔chh1并且包括绝缘材料。在一些实施例中，导电材料而不是沟道绝缘层150可以至少部分地填充由沟道区140限定的空间。沟道垫155可以由例如多晶硅的导电材料形成。

参照图12和图13d，在块s130，在第一堆叠结构ms1上形成沟道连接层105p。

在形成沟道连接层105p之前，可以在第一堆叠结构ms1上另外形成层间绝缘层120。在参照图9描述的一些示例实施例中，可以在第一堆叠结构ms1上直接形成沟道连接层105p。

沟道连接层105p可以形成为大致平行于第一堆叠结构ms1的上表面。沟道连接层105p的厚度可以大于每个牺牲层180的厚度，但是根据各种实施例不限于此。

参照图12和图13e，在块s140，对沟道连接层105p进行图案化以形成第一开口op1。

可以通过由光刻工艺形成掩模图案并使用掩模层作为蚀刻掩模去除沟道连接层105p的一部分来对沟道连接层105p进行图案化。第一开口op1可以具有沟槽形状并在y方向上延伸。进行图案化之后形成的沟道连接层105可以被第一开口op1分开。第一开口op1可以形成为使其下方的附加层间绝缘层120凹进。沟道连接层105的由第一开口op1暴露的侧壁105s可以大致垂直于基底101的上表面。

形成第一开口op1的区域可以包括待形成分隔区域sa(参照图2)的区域。例如，考虑到工艺偏差，第一开口op1可以形成为具有比分隔区域sa(参照图1)的宽度大的宽度。然而，在参照图8描述的一些示例实施例中，第一开口op1可以形成为具有相对小的宽度，使得当形成用于分隔区域sa的开口时可以使沟道连接层105暴露。

参照图12和图13f，在块s140，形成掩埋绝缘层125以填充第一开口op1。在块s150，可以在掩埋绝缘层125和沟道连接层105上交替堆叠层间绝缘层120和牺牲层180以形成第二堆叠结构ms2。

可以通过例如沉积绝缘材料以填充第一开口op1并使用化学机械抛光(cmp)工艺使绝缘材料平坦化来形成掩埋绝缘层125。

第二堆叠结构ms2可以包括沟道连接层105。

参照图13g，形成第二沟道孔chh2以穿透第二堆叠结构ms2。

每个第二沟道孔chh2可以通过对第二堆叠结构ms2进行各向异性蚀刻来形成并且形成为具有孔形状的开口。如图13g中的箭头所示，可以通过使用第一蚀刻剂对第二堆叠结构ms2执行蚀刻工艺直到暴露沟道连接层105，然后使用与第一蚀刻剂不同的第二蚀刻剂对沟道连接层105进行选择性蚀刻来形成第二沟道孔chh2。沟道连接层105可以用作蚀刻停止层来控制第二沟道孔chh2的蚀刻深度。

每个第二沟道孔chh2可以形成为暴露每个第一沟道ch1的沟道垫155的至少一部分。第二沟道孔chh2的侧壁可以不垂直于基底101的上表面。

参照图12和图13h，在块s160，在每个第二沟道孔chh2中形成栅极绝缘层145、沟道区140、沟道绝缘层150和沟道垫155，以形成第二沟道ch2。

可以通过与参照图13c描述的形成第一沟道ch1的工艺相似的工艺来形成第二沟道ch2。第二沟道ch2的下端处的沟道区140可以连接到其下方的第一沟道ch1的沟道垫155。

参照图12和图13i，在块s170，形成第二开口op2以穿透掩埋绝缘层125。

可以通过使用光刻工艺形成掩模层并且使用掩模层作为蚀刻掩模对牺牲层180、层间绝缘层120和掩埋绝缘层125进行各向异性蚀刻来形成第二开口op2。第二开口op2可以在与掩埋绝缘层125竖直叠置的区域中穿透第一堆叠结构ms1和第二堆叠结构ms2以暴露基底101。在一些实施例中，形成第二开口op2之前，可以在第二堆叠结构ms2的最上面的层间绝缘层120和沟道垫155上形成附加绝缘层以防止或减少对第二沟道ch2的损坏。

第二开口op2可以形成为穿透全部第一堆叠结构ms1和第二堆叠结构ms2。因此，第二开口op2的侧壁可以不垂直于基底101的上表面。第二开口op2可以在y方向上延伸并且具有沟槽形状。尽管第一堆叠结构ms1和第二堆叠结构ms2的总厚度相对大，但是可以对第一堆叠结构ms1和第二堆叠结构ms2进行一次蚀刻，从而形成第二开口op2。

与沟道连接层105不被图案化的情况相比，因为第一堆叠结构ms1上的沟道连接层105被图案化并且在图案化的沟道连接层105之间形成掩埋绝缘层125，所以可以更有效地形成第二开口op2。例如，即使使用相对于沟道连接层105具有相对低的蚀刻速率的蚀刻剂形成第二开口op2，因为在形成第二开口op2的区域中已经去除了沟道连接层105，所以也可以有效地形成第二开口op2。

参照图12和图13j，在块s180，通过第二开口op2去除牺牲层180。

可以使用例如湿法蚀刻相对于层间绝缘层120和掩埋绝缘层125选择性地去除牺牲层180，使得可以在层间绝缘层120之间形成多个横向开口，并且可以通过多个横向开口至少部分地暴露第一沟道ch1和第二沟道ch2的侧壁。

参照图12和图13k，在块s180，在去除了牺牲层180的区域中形成栅电极130。

在一些实施例中，栅极绝缘层145还包括沿着栅电极130横向延伸的附加部分，可以在形成栅电极130之前形成栅极绝缘层145的附加部分。栅电极130可以包括金属、多晶硅或金属硅化物。形成栅电极130之后，可以通过附加蚀刻工艺去除形成在第二开口op2中的用于形成栅电极130的材料，使得栅电极130可以仅保留在横向开口中。在一些实施例中，层间绝缘层120可以朝向第二开口op2突出得比栅电极130突出得远。

栅电极130的侧壁可以位于基本竖直的平面上。如图13k中所示，在剖面中，栅电极130的侧壁可以设置在基本一条线上。沟道连接层105的侧壁105s可以与前面提到的线横向间隔开。通过形成栅电极130，可以形成第一栅极结构gs1和第二栅极结构gs2。

参照图12、图13l和图3，在块s190，在第二开口op2中形成源极绝缘层172和源极导电层170以形成分隔区域sa。

可以通过在第二开口op2中形成绝缘材料并对绝缘材料进行回蚀以暴露基底101的上表面以间隔件形式形成源极绝缘层172。

然后，再次参照图3，可以通过在由源极绝缘层172限定的空间中沉积导电材料来形成源极导电层170。栅电极130可以通过分隔区域sa在x方向上彼此间隔开预定距离。

图14是根据发明构思的示例实施例的半导体装置的剖视图。

参照图14，半导体装置200包括存储器单元区域cell和外围电路区域peri。存储器单元区域cell可以相对于基体基底201设置在外围电路区域peri上方。在一些实施例中，存储器单元区域cell可以相对于基体基底201设置在外围电路区域peri下面。

与参照图2至图4描述的那些相似，存储器单元区域cell包括基底101、位于基底101上的第一栅极结构gs1和第二栅极结构gs2、分别穿透第一栅极结构gs1和第二栅极结构gs2的第一沟道ch1和第二沟道ch2以及位于基底101上的分隔区域sa。

第一栅极结构gs1和第二栅极结构gs2中的每个可以包括栅电极130。第二栅极结构gs2还可以包括位于栅电极130下面的沟道连接层105。第一沟道ch1和第二沟道ch2中的每个可以在与基底101的上表面垂直的竖直方向上延伸并且包括位于其中的沟道区140。分隔区域sa可以与第一栅极结构gs1和第二栅极结构gs2一起横向交替布置。存储器单元区域cell可以具有与根据参照图6至图11描述的示例实施例的结构相同或相似的结构。

外围电路区域peri包括基体基底201、位于基体基底201上的电路元件230、电路接触塞250和布线260。

基体基底201可以具有在x方向上且在y方向上延伸的上表面。隔离图案210可以形成在基体基底201上以限定有源区。包含杂质的源区/漏区205可以设置在每个有源区中。基体基底201可以包括半导体材料，例如，iv族半导体、iii族-v族化合物半导体和ii族-v族化合物半导体。

电路元件230可以包括平面晶体管。每个电路元件230可以包括电路栅极绝缘层232、间隔层234和电路栅电极235。源区/漏区205可以在电路栅电极235的相对侧处设置在基体基底201中。

多个外围绝缘层240可以设置在基体基底201上以至少部分覆盖电路元件230。电路接触塞250可以穿透外围绝缘层240以连接到源区/漏区205。电信号可以通过电路接触塞250被施加到电路元件230。在图14中未示出的区域中，电路接触塞250可以连接到电路栅电极235。布线260可以连接到电路接触塞250并且由多层形成。布线260可以电连接到存储器单元区域cell中的第一栅极结构gs1和第二栅极结构gs2的栅电极130。例如，电路元件230可以电连接到存储器单元区域cell中的栅电极130。

在制造半导体装置200的方法中，在制造外围电路区域per1之后，可以在外围电路区域per1上形成存储器单元区域cell的基底101，然后可以在基底101上制造存储器单元区域cell的其它元件。基底101可以具有与基体基底201的尺寸相同的尺寸，或者具有比基体基底201的尺寸小的尺寸。

尽管已经参考本发明构思的示例实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离由权利要求所限定的本公开的精神和范围的情况下，可以在其中进行形式上和细节上的各种改变。