1.一种瞬态电压抑制器，其中，包括：
第一掺杂类型的半导体衬底；
第一掺杂类型的外延层，设置于所述半导体衬底的第一表面之上；
第二掺杂类型的第一埋层和第一掺杂类型的第二埋层，所述第二掺杂类型与所述第一掺杂类型相反，所述第一埋层从所述半导体衬底的第一表面向所述半导体衬底内延伸，所述第一埋层的第一部分与所述第二埋层形成第一瞬态电压抑制管，所述第一埋层的第二部分与所述半导体衬底形成第二瞬态电压抑制管，所述第一埋层的第一部分和第二部分不互连；
多个隔离区，分别从所述外延层表面延伸至所述第一埋层或所述第二埋层内；
多个阱区，从所述外延层表面延伸至所述外延层内，
其中，所述第一埋层的第一部分与所述半导体衬底形成PN结，且所述第一埋层的第一部分与所述半导体衬底电相连以使所述PN结被短路，所述第一瞬态电压抑制管和所述第二瞬态电压抑制管分别连接在第一电极和第二电极之间，所述第二瞬态电压抑制管的阴极经所述半导体衬底与所述第一瞬态电压抑制管的阳极电相连。
2.根据权利要求1所述的瞬态电压抑制器，其中，
所述半导体衬底、所述第一埋层和所述第二埋层、所述外延层、所述多个隔离区和所述多个阱区形成双向瞬态电压抑制电路，
所述双向瞬态电压抑制电路包括：
第一整流管和第二整流管，分别与所述第一瞬态电压抑制管和所述第二瞬态电压抑制管反向串联在所述第一电极和所述第二电极之间；
所述第一瞬态电压抑制管和所述第二瞬态电压抑制管，所述第二瞬态电压抑制管的阴极与所述第一瞬态电压抑制管的阳极电相连以引出为所述第二电极，所述第一整流管的阳极与所述第二整流管的阴极电相连并引出为所述第一电极，
所述PN结连接在所述第二电极和所述第一瞬态电压抑制管的阳极之间。
3.根据权利要求2所述的瞬态电压抑制器，其中，所述多个隔离区包括：
第二掺杂类型的第一隔离区，包括第一部分和第二部分，所述第一隔离区的第一部分与所述第一埋层的第一部分相连以在所述外延层内限定出第一隔离岛，所述第一隔离区的第二部分与所述第一埋层的第二部分相连以在所述外延层内限定出第二隔离岛；
第一掺杂类型的第二隔离区，所述第二隔离区与所述第二埋层相连以在所述第一隔离岛内限定出所述外延层的第三隔离岛。
4.根据权利要求3所述的瞬态电压抑制器，其中，所述多个阱区包括：
第二掺杂类型的第一阱区，位于所述第三隔离岛内以与所述第三隔离岛形成所述第一整流管；
第一掺杂类型的第二阱区，所述第二阱区的第一部分位于所述第二隔离岛内并作为所述第二整流管的阴极，所述第二阱区的第一部分与所述第一阱区电相连并作为所述第一电极引出。
5.根据权利要求1所述的瞬态电压抑制器，其中，
所述半导体衬底的第二表面设有金属层以将所述半导体衬底作为所述第二电极引出，所述半导体衬底的第一表面和第二表面相背。
6.根据权利要求4所述的瞬态电压抑制器，其中，所述第二阱区还包括第二部分，
所述第二阱区的第二部分从所述外延层的上表面延伸至所述外延层中，且与所述第一隔离区的第一部分电连接。
7.根据权利要求6所述的瞬态电压抑制器，其中，所述第二阱区的第二部分与所述第一隔离区的第一部分通过位于所述外延层的上表面的电极端子电连接。
8.根据权利要求4所述的瞬态电压抑制器，其中，所述瞬态电压抑制器还包括导电的连通部件，所述连通部件经所述外延层的上表面延伸至所述半导体衬底内并与所述第一隔离区的第一部分接触。