本实用新型涉及通信技术领域，尤其涉及一种芯片烧结夹具。
背景技术：
在半导体、微波通信等领域中，共晶焊已成为产品模块生产中的一道关键工艺技术，其共晶焊手工操作水平的共晶质量(空洞率)一直很难达到一个理想的状态，而芯片共晶质量决定了芯片的散热效果以及芯片的输出功率。
现在采用一种芯片夹具固定住芯片，然后将芯片放入真空烧结炉进行共晶烧结，使得芯片被烧结在衬底上，取代了手工焊接的方法，因为真空烧结炉可以防氧化，在进行芯片共晶烧结的过程中不会产生锡渣，所以可以提高共晶质量。
然而现有的芯片夹具只是用于固定芯片的单一夹具，一个完整模块的组装除了芯片共晶烧结以外还有别的器件需要进行共晶烧结，所以还需将共晶好的芯片与其他器件烧结在壳体上，但二次烧结过程可能会影响芯片与衬底之间的焊锡结构，进而产生锡渣，增大空洞率，影响芯片的散热效果以及芯片的输出功率；并且增加了整个模块的生产工艺时长，生产效率较低。
技术实现要素：
本实用新型提供了一种芯片烧结夹具，解决了现有的芯片夹具只能固定芯片，造成整个模块的生产工艺需先烧结芯片、再将共晶好的芯片与其他器件烧结在壳体上，从而会增大空洞率、影响芯片的散热效果、影响芯片的输出功率以及增加整个模块的生产工艺时长的技术问题。
本实用新型提供了一种芯片烧结夹具，包括：底盒、限位块和垫块。
所述底盒上表面设置有第一凹槽，用于放置待烧结的电路和芯片；
所述底盒侧面设置有插孔，供穿心电容的引脚穿过；
所述垫块设置在所述插孔与所述电路之间，用于固定所述穿心电容的引脚；
所述电路、所述芯片和所述垫块构成组合体；
所述限位块设置在所述第一凹槽内，且第一侧形状与所述组合体的形状配合，第二侧形状与所述第一凹槽的内壁形状配合，用于将所述组合体固定在所述第一凹槽内。
优选地，
所述的芯片烧结夹具，还包括第一压块。
所述第一压块，用于放置在待烧结的所述芯片上，以使所述芯片烧结平整。
优选地，
所述的芯片烧结夹具，还包括第二压块；
所述第二压块，用于放置在待烧结的所述电路上，以使所述电路烧结平整。
优选地，
所述的芯片烧结夹具，还包括第三压块；
所述第三压块，用于放置在待烧结的所述垫块上，以使所述垫块烧结平整。
优选地，
所述的芯片烧结夹具，还包括第四压块；
所述第四压块，用于放置在所述第一压块、所述第二压块和所述第三压块上。
优选地，
所述的芯片烧结夹具，还包括石墨底块；
所述石墨底块上表面设置有第二凹槽，用于放置所述底盒，以使所述底盒受热均匀。
优选地，
所述限位块的数量为两个，分别设置在组合体两侧。
从以上技术方案可以看出，本实用新型具有以下优点：
将待烧结的电路、芯片、垫块和限位块均放入第一凹槽内，其中垫块设置在插孔与电路之间，用于固定穿心电容的引脚，限位块用于固定电路、芯片和垫块；最后将固定有电路和芯片的芯片烧结夹具放入真空烧结炉进行共晶烧结，从而一次性地完成了整个模块的共晶烧结，不会因二次烧结影响芯片与衬底之间的焊锡结构，所以不会产生锡渣，降低空洞率，避免因二次烧结影响芯片的散热效果以及芯片的输出功率；因为本实用新型只进行一次烧结工序就可以完成整个模块的共晶烧结，而现有技术需要多次烧结，所以简化了工艺，减少了整个模块的生产工艺时长，提高生产效率。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本实用新型提供的一种芯片烧结夹具的一个实施例的结构示意图。
具体实施方式
本实用新型实施例提供了一种芯片烧结夹具，解决了现有的芯片夹具只能固定芯片，造成整个模块的生产工艺需先烧结芯片、再将共晶好的芯片与其他器件烧结在壳体上，从而会增大空洞率、影响芯片的散热效果、影响芯片的输出功率以及增加整个模块的生产工艺时长的技术问题。
为使得本实用新型的实用新型目的、特征、优点能够更加的明显和易懂，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本实用新型一部分实施例，而非全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
请参阅图1，本实用新型提供了一种芯片烧结夹具的一个实施例的结构示意图。
本实用新型提供了一种芯片烧结夹具的一个实施例，包括：底盒101、限位块4和垫块5。
底盒101上表面设置有第一凹槽，用于放置待烧结的电路2和芯片3。
电路2可以是薄膜电路，也可以PCB板电路，且电路分别设置在芯片3两侧，一侧的电路作为输入端，一侧的电路2作为输出端。
底盒101侧面设置有插孔11，供穿心电容的引脚穿过。
如图1所示，插孔11的数量有多个，具体数量可以根据实际需要进行调整。
垫块5设置在插孔11与电路2之间，用于固定穿心电容的引脚。
可以在垫块5上表面镀金，然后进行邦定，最终用于芯片3的供电。
电路2、芯片3和垫块5构成组合体。
限位块4设置在第一凹槽内，且第一侧形状与组合体的形状配合，第二侧形状与第一凹槽的内壁形状配合，用于将组合体固定在第一凹槽内。
如图1所示，限位块4第一侧凹凸不平，为了更好地与组合体结合，实现组合体的固定；限位块4第二侧为平面，也第一凹槽内壁贴合。
可以理解的是，当第一凹槽内壁为弧形时，限位块4第二侧也需要设计成相配合的弧形。
进一步地，芯片3烧结夹具还包括第一压块6。
第一压块6用于放置在待烧结的芯片3上，以使芯片3烧结平整。
进一步地，芯片3烧结夹具还包括第二压块7。
第二压块7用于放置在待烧结的电路2上，以使电路2烧结平整。
进一步地，芯片3烧结夹具还包括第三压块8；
第三压块8用于放置在待烧结的垫块5上，以使垫块5烧结平整。
进一步地，芯片3烧结夹具还包括第四压块9。
第四压块9，用于放置在第一压块6、第二压块7和第三压块8上。
可以理解的是，第一压块6、第二压块7、第三压块8和第四压块9的作用都是施加压力，使得焊锡分布更均匀且与组合体的贴合更好，以使芯片3、电路2和垫块5烧结平整。
进一步地，芯片3烧结夹具还包括石墨底块。
石墨底块上表面设置有第二凹槽，用于放置底盒101，以使底盒101受热均匀。
底盒101与第二凹槽的侧面和地面均接触，使得底盒101受热均匀。
进一步地，限位块4的数量可以为两个，分别设置在组合体两侧。
需要说明的是，在本实施例中，如果需要增加待烧结的元器件，只需要将限位块内壁做适应性修改，实现新增加元器件的放置与固定，即可完成整个模块的一次性烧结。
上面是对一种芯片烧结夹具的结构和连接方式进行的详细说明，为便于理解，下面将以一具体应用场景对一种芯片烧结夹具的应用进行说明，应用例包括：
将待烧结的电路2、芯片3、垫块5和限位块4均放入第一凹槽内，其中垫块5设置在插孔11与电路2之间，用于固定穿心电容的引脚，限位块4用于固定电路2、芯片3和垫块5；然后将底盒101放入石墨底块的第二凹槽内，最后将整个芯片3烧结夹具放入真空烧结炉进行共晶烧结，从而一次性地完成了整个模块的共晶烧结，不会因二次烧结影响芯片3与衬底之间的焊锡结构，所以不会产生锡渣，降低空洞率，避免因二次烧结影响芯片3的散热效果以及芯片3的输出功率；因为本实用新型只进行一次烧结工序就可以完成整个模块的共晶烧结，而现有技术需要多次烧结，所以简化了工艺，减少了整个模块的生产工艺时长，提高生产效率。
以上所述，以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。