半导体电容器的制作方法

本实用新型属于半导体技术领域，具体为半导体电容器。

背景技术：

电容器是一种容纳电荷的器件，是电子设备中大量使用的电子元件之一，广泛应用于电路中的隔直通交、耦合、旁路、滤波、调谐回路、能量转换、控制等方面，任何两个彼此绝缘且相隔很近的导体间都构成一个电容器。

随着电子信息技术的日新月异，数码电子产品的更新换代速度越来越快，以平板电视、笔记本电脑、数码相机等产品为主的消费类电子产品产销量持续增长，带动了电容器产业增长。

电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波等功能，广泛用于集成电路中，主要负责通过所储蓄的电荷用作为一个动态的存储元器件，应用于动态随机存取记忆体。

常见的对沟槽结构电容的填充方法按照填充材料特性不同以及方法不同有多种，如专利US6204089B1采用CVD或者LPCVD方法完成填充，填充材料为重掺杂导电的Ge或者GeSi混合物；US6194755B1也提到采用沉积方法填充多晶硅，这些填充方法存在以下问题：在形成电容器之前要经过多道遮幕制程，为了形成最后的叠层电容器，随着器件尺寸的不断减小，沟槽的深度增大的同时，电容器沟槽沉积多晶硅后，沟槽上层沉积无法很致密，容易形成多晶硅空洞，易发生空洞现象的位置约在电容器高度50％～70％处，造成电容器阻值变高，最终产品良率较低。

技术实现要素：

为了解决现有技术的不足，改善电容器阻值过高，本实用新型提供一种半导体电容器。本实用新型采取的具体的技术方案为：

一种半导体电容器，包括一半导体衬底，在所述半导体衬底上从下向上依次设置底层支撑层、中间支撑层、顶部支撑层，所述半导体电容器还包括氮化钛层，氧化钛/氧化锆层和聚合多晶硅层，所述顶部支撑层具有第二斜边轮廓，所述第二斜边轮廓与所述顶部支撑层的底面间的第二夹角为85度以下。

作为本实用新型改进的技术方案，所述底层支撑层包含氮化硅层一。

作为本实用新型改进的技术方案，所述中间支撑层包含氮化硅层二。

作为本实用新型改进的技术方案，所述顶部支撑层包含氮化硅层三。

作为本实用新型改进的技术方案，所述第二斜边轮廓与所述顶部支撑层的底面间的第二夹角介于50度～70度。

有益效果

本实用新型电容器沟槽上层呈现一定的倾斜角度，顶部支撑层具有第二斜边轮廓，第二斜边轮廓与顶部支撑层的底面间的第二夹角为85度以下，本实用新型电容器聚合多晶硅沉积效果好且致密，不会产生空洞现象，电容器产品良率高。

附图说明

图1绘示本实用新型电容器遮幕制程图；

图2绘示本实用新型电容器遮幕制程步骤1示意图；

图3绘示本实用新型电容器遮幕制程步骤2示意图；

图4绘示本实用新型电容器遮幕制程步骤3示意图；

图5绘示本实用新型电容器遮幕制程步骤4示意图；

图6绘示本实用新型电容器遮幕制程步骤5示意图；

图7绘示本实用新型电容器遮幕制程步骤6示意图；

图8绘示本实用新型电容器遮幕制程步骤7示意图；

图9绘示本实用新型电容器遮幕制程步骤8示意图；

图10绘示本实用新型电容器遮幕制程刻蚀完成示意图；

图11绘示第一次沉积氮化钛(TiN)层示意图；

图12绘示移除上牺牲层和下牺牲层示意图；

图13绘示沉积氧化钛(TiOx)/氧化锆(ZrOx)层示意图；

图14绘示第二次沉积氮化钛(TiN)层示意图；

图15绘示本实用新型半导体电容器结构示意图。

图中，1a、底层支撑层；1b、中间支撑层；1c、顶部支撑层；1c1、第二斜边轮廓；1c2、第二夹角；2、下牺牲层；3a、上牺牲层；3b、氧化硅层二；4、聚合多晶硅层；5、碳层；6a、介电抗反射涂层一；6b、介电抗反射涂层二；7、介面层；8、氮化钛(TiN)层；9、氧化钛(TiOx)/氧化锆(ZrOx)层；10、基板；11、导电插槽；12、介电抗反射涂层；13、硬掩模迭合层；131、第一斜边轮廓；132、第一夹角；133、电容图案孔；14、电容成形孔。

具体实施方式

为使本实用新型实施例的目的和技术方案更加清楚，下面将结合本实用新型实施例对本实用新型的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本实用新型所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。

本申请人研究发现，传统电容器遮幕制程结构包含了牺牲支撑结构，牺牲支撑结构包括从下向上依次设置的底层支撑层、下牺牲层、中间支撑层、上牺牲层及顶部支撑层；在顶部支撑层上形成硬掩模迭合层；在所述硬掩模迭合层中形成有多个电容图案孔,电容图案孔形成有多个电容成形孔，电容成形孔贯穿所述顶部支撑层、上牺牲层、中间支撑层、下牺牲层及底层支撑层，经过多道遮幕制程才能形成最后的叠层电容器。随着器件尺寸的减小，电容器越来越高，首先沉积TiN层，然后移除上牺牲层和下牺牲层,再沉积氧化钛(TiOx)/氧化锆(ZrOx)层，再沉积TiN层，后续聚合多晶硅沉积效果不好，易产生空洞现象，电容器沟槽的形状控制得不好，开口比电容器沟槽中间部分小，所以在填充聚合多晶硅的时候，聚合多晶硅在开口处首先填满，并且封闭了隔离槽，使再淀积的聚合多晶硅不能填充到隔离槽内部，后续制程聚合多晶硅沉积填补缩颈造成空洞现象。易发生空洞现象位置约位于电容器高度的50％～70％处,会导致电阻值变高、产品良率低等问题。

为了改善电容器电阻过高，需通过多道遮幕蚀刻制程进行改变，从第一遮幕蚀刻制程碳硬掩模干蚀刻，电容电压特性测量(CV)步添加新气体CxFy和调整蚀刻时间来微控倾斜轮廓，经由氧化硅硬掩模干蚀刻，调整氧气(O2)来保持同样的轮廓，再经由聚合多晶硅硬掩模干蚀刻，调整氧气(O2)来保持同样的轮廓。最后电容器轮廓在最上层氮化物层稍稍倾斜，该方法使得后续多晶硅沉积制程有较好填充及致密性，从而保持电流顺利通过，大大减少了电容器电阻过高现象。

基于这些研究，本实用新型提供的一种半导体电容器的制备方法，一种半导体电容器的制备方法，包括：提供一半导体衬底；在所述半导体衬底上形成牺牲支撑结构，所述牺牲支撑结构包括从下向上依次设置的底层支撑层1a、下牺牲层2、中间支撑层1b、上牺牲层3a及顶部支撑层1c；在所述顶部支撑层上形成硬掩模迭合层13；在所述硬掩模迭合层中形成有多个电容图案孔133，所述电容图案孔具有第一斜边轮廓131，所述第一斜边轮廓与所述硬掩模迭合层的底面间的第一夹角132为85度以下；经由所述电容图案孔形成有多个电容成形孔14，所述电容成形孔贯穿所述顶部支撑层1c、所述上牺牲层3a、所述中间支撑层1b、所述下牺牲层2及所述底层支撑层1a，所述顶部支撑层具有第二斜边轮廓1c1，所述第二斜边轮廓与所述顶部支撑层的底面间的第二夹角1c2为85度以下，优选50度～70度。硬掩模迭合层13从下向上依次包括聚合多晶硅层4、氧化硅层二3b、碳层5、介电抗反射涂层12，所述介电抗反射涂层12从下向上依次包括介电抗反射涂层一6a、介面层7和介电抗反射涂层二6b。牺牲支撑结构形成之后，所述顶部支撑层1c和所述聚合多晶硅层4的高度之和不大于所述牺牲支撑结构与所述聚合多晶硅层4总高度的5％。底层支撑层1a包含氮化硅层一；所述下牺牲层2包含硼磷硅玻璃层；所述中间支撑层1b包含氮化硅层二；所述上牺牲层3a包含氧化硅层一；所述顶部支撑层1c包含氮化硅层三。

本实用新型提供的半导体电容器的制备方法具体步骤如下：

步骤1、进行碳层5硬掩模干蚀刻，在电容电压特性测量(CV)步由刻蚀混合气体一刻蚀碳层5，且通过调整蚀刻时间来微控电容图案孔斜边轮廓，蚀刻时间为22S～25S，刻蚀混合气体一包含氟烷气体(CxHyFZ)、溴化氢(HBr)、氧气(O2)、氩气(Ar)、氮气(N2)和二氧化硫(SO2)；步骤1中刻蚀混合气体一包含氟烷气体，氟烷气体可以是四氟化碳(CF4)、六氟化二碳(C2F6)、八氟化三碳(C3F8)或八氟化四碳(C4F8)、氟化甲烷(CH3F)、三氟甲烷(CHF3)或二氟甲烷(CH2F2)等。在具体实施例中，步骤1中刻蚀混合气体一可以是溴化氢(HBr)、氧气(O2)、氟基气体(CF4，CH2F2)、氩气(Ar)、氮气(N2)和二氧化硫(SO2)的混合气体。在刻蚀混合气体一中加入氮气(N2)，由氮气(N2)使沉积于碳层5表面的氟烷族高分子结构变松散、厚度变薄，使蚀刻所用的等离子体能有效穿过高分子而蚀刻碳层5，使得碳层5的蚀刻均匀度增加，同时又不会影响蚀刻关键尺寸，添加氧气(O2)，氧气(O2)的流量可以控制为5sccm～20sccm，从而控制蚀刻速率而得到最适合的形状，碳层5电容图案孔斜边轮廓与碳层5的底面间的夹角为85度以下，优选50度～70度。

步骤2、经由氧化硅层二3b硬掩模干蚀刻，由刻蚀混合气体二刻蚀氧化硅层二3b，刻蚀混合气体二包含氟烷气体(CxHyFZ)、氧气(O2)和氩气(Ar)，调整刻蚀混合气体二中氧气(O2)流量使所述氧化硅层二3b保持与步骤1中碳层5对应的电容图案孔斜边轮廓，调整氧气(O2)的流量为5sccm～20sccm，从而控制蚀刻速率得到最适合的形状。如果步骤2中氧气(O2)流量比在上述范围以外，则存在蚀刻速率过快或过慢，无法控制蚀刻形状的问题。在具体实施例中，可调节氧气(O2)气体参数使氧化硅层二3b保持与步骤1中碳层5对应的电容图案孔斜边轮廓。氟烷气体(CxHyFZ)可以是四氟化碳(CF4)、六氟化二碳(C2F6)、八氟化三碳(C3F8)或八氟化四碳(C4F8)、氟化甲烷(CH3F)、三氟甲烷(CHF3)或二氟甲烷(CH2F2)等。在具体实施例中，步骤2中氧化硅层二3b蚀刻气体混合物二可以包含氧气(O2)、氟基气体(CH2F2，CHF3，C4F8，CF4)、氩气(Ar)。步骤2中氧化硅层二3b蚀刻气体混合物二中氧气(O2)含量的高低会改变氧化硅层二3b蚀刻气体混合物二对于氧化硅层二3b的刻蚀速度，有利于增加实际操作时的蚀刻速度的灵活性，氩气(Ar)流量为50sccm～150sccm，蚀刻反应室的压力为110mtorr～200mtorr、功率为500watts～700watts。

步骤3、再经由聚合多晶硅硬掩模干蚀刻，由蚀刻混合气体三对聚合多晶硅层4进行刻蚀，蚀刻混合气体三包含溴化氢(HBr)、三氟化氮(NF3)、氧气(O2)和氟烷气体(CxHyFZ)，调整蚀刻混合气体三中氧气(O2)流量使得刻蚀后聚合多晶硅层4保持与所述步骤2中氧化硅层二3b对应的电容图案孔斜边轮廓，氧气(O2)流量为5sccm～20sccm；步骤3中蚀刻混合气体三可包含溴化氢(HBr)、氧气(O2)、氟基气体(CF4)。由于三氟化氮(NF3)气体蚀刻剂具有蚀刻快、蚀刻因子大、环保无气味、回收废液容易，且回收成本低廉，且三氟化氮具有很高的蚀刻速率和选择性，所以在蚀刻混合气体三中还可添加三氟化氮(NF3)，溴化氢(HBr)在蚀刻混合气体三的百分比在20％～30％的范围内。在具体实施例中，采用25％的溴化氢(HBr)，可以进一步提高对聚合多晶硅的蚀刻效果。本实用新型中通过调节氧气(O2)气体参数使得刻蚀后聚合多晶硅层4保持与所述步骤2中氧化硅层二(3b)对应的电容图案孔斜边轮廓。

步骤4、再用刻蚀混合气体四对顶部支撑层1c进行刻蚀，刻蚀混合气体四包含氟烷气体(CxHyFZ)和氧气(O2)，刻蚀后顶部支撑层1c保持与所述步骤3中聚合多晶硅层4对应的电容图案孔斜边轮廓；步骤4中刻蚀混合气体四可包含氟烷气体、氧气(O2)。氟烷气体可以是氟化甲烷(CH3F)、三氟甲烷(CHF3)或二氟甲烷(CH2F2)，在具体实施例中，步骤4中刻蚀混合气体四可为氟基气体(CHF3，CH2F2，C4F6)、氧气(O2)，刻蚀后所述顶部支撑层1c保持与所述步骤3中聚合多晶硅层4对应的电容图案孔斜边轮廓。

步骤5、再用刻蚀混合气体五对上牺牲层3a进行刻蚀，所述刻蚀混合气体五包含氟烷气体(CxHyFZ)、氧气(O2)和三氟化氮(NF3)；氟烷气体可以是四氟化碳(CF4)、六氟化二碳(C2F6)、八氟化三碳(C3F8)或八氟化四碳(C4F8)、氟化甲烷(CH3F)、三氟甲烷(CHF3)或二氟甲烷(CH2F2)等。由于三氟化氮(NF3)气体蚀刻剂具有蚀刻快、蚀刻因子大、环保无气味、回收废液容易，且回收成本低廉，所以在上牺牲层3a刻蚀混合气体五中还可添加三氟化氮(NF3)。在具体实施例中刻蚀混合气体五可以为氟基气体(C4F6，C4F8)、氧气(O2)、三氟化氮(NF3)。

步骤6、再用刻蚀混合气体六对中间支撑层1b进行刻蚀，刻蚀混合气体六包含氟烷气体(CxHyFZ)和氧气(O2)；氟烷气体可以是四氟化碳(CF4)、六氟化二碳(C2F6)、八氟化三碳(C3F8)或八氟化四碳(C4F8)、氟化甲烷(CH3F)、三氟甲烷(CHF3)或二氟甲烷(CH2F2)等，在具体实施例中刻蚀混合气体六可包含氟基气体(C4F8，CH2F2，C4F6)、氧气(O2)。

步骤7、再用蚀刻混合气体七对下牺牲层2进行蚀刻，蚀刻混合气体七包含氟烷气体(CxHyFZ)和三氟化氮(NF3)；氟烷气体可以是四氟化碳(CF4)、六氟化二碳(C2F6)、八氟化三碳(C3F8)或八氟化四碳(C4F8)、氟化甲烷(CH3F)、三氟甲烷(CHF3)或二氟甲烷(CH2F2)等。由于三氟化氮(NF3)气体蚀刻剂具有蚀刻快、蚀刻因子大、环保无气味、回收废液容易，且回收成本低廉，所以在下牺牲层2蚀刻混合气体七中还可添加三氟化氮(NF3)。在具体实施例中步骤7下牺牲层2蚀刻气体混合物七可包含氟基气体(C4F8，C4F6)、氧气(O2)、三氟化氮(NF3)。

步骤8、再用刻蚀混合气体八对底层支撑层1a进行刻蚀，所述刻蚀混合气体八包含氟烷气体(CxHyFZ)和氧气(O2)；氟烷气体可以是四氟化碳(CF4)、六氟化二碳(C2F6)、八氟化三碳(C3F8)或八氟化四碳(C4F8)、氟化甲烷(CH3F)、三氟甲烷(CHF3)或二氟甲烷(CH2F2)等。在具体实施例中底层支撑层1a刻蚀混合气体八可包含氟基气体(C4F8，CH2F2，C4F6)、氧气(O2)，

步骤9、经过上述步骤1～8处理形成所述电容成形孔之后，移除残留的硬掩模迭合层；然后在电容成形孔中沉积一层氮化钛层(TiN)形成下电极层，再移除上牺牲层和下牺牲层,然后再沉积氧化钛(TiOx)/氧化锆(ZrOx)层，然后再沉积一层氮化钛(TiN)层形成上电极层，最后沉积聚合多晶硅层制得半导体电容器。

通过本方法制备的电容器，硬掩模迭合层中形成有多个电容图案孔，电容图案孔具有第一斜边轮廓131，第一斜边轮廓与所述硬掩模迭合层的底面间的第一夹角132为85度以下；经由所述电容图案孔形成有多个电容成形孔14，电容成形孔贯穿顶部支撑层1c、上牺牲层3a、中间支撑层1b、下牺牲层2及底层支撑层1a，顶部支撑层具有第二斜边轮廓1c1，第二斜边轮廓与顶部支撑层的底面间的第二夹角1c2为85度以下，方便进行下一步工序；由于沟槽上倾斜角度的存在，移除残留的硬掩模迭合层；然后在所述电容成形孔中沉积一层氮化钛层(TiN)形成下电极层，再移除上牺牲层和下牺牲层,然后再沉积氧化钛(TiOx)/氧化锆(ZrOx)层，然后再沉积一层氮化钛(TiN)层形成上电极层，最后沉积聚合多晶硅制得半导体电容器，沉积的聚合多晶硅效果好，沉积致密，不会有空洞现象，通过这个方法制备得到的电容器电阻不会过高，最终获得的电容器产品良率高；顶部支撑层1c和所述聚合多晶硅层4的高度之和不大于所述牺牲支撑结构与所述聚合多晶硅层4总高度的5％，通过该技术手段使得半导体电容器的电阻处于最佳范围内，产品良率最高。

本实用新型还提出一种半导体电容器，包括一半导体衬底，在半导体衬底上从下向上依次设置底层支撑层1a、中间支撑层1b、顶部支撑层1c，半导体电容器还包括氮化钛(TiN)层，氧化钛(TiOx)/氧化锆(ZrOx)层和聚合多晶硅层，顶部支撑层1c具有第二斜边轮廓1c1，第二斜边轮廓与顶部支撑层的底面间的第二夹角1c2为85度以下。底层支撑层1a包含氮化硅层一；中间支撑层1b包含氮化硅层二；顶部支撑层1c包含氮化硅层三。

本实用新型采用蚀刻硬掩模的方法改良图案转移参数，例如临界尺寸、图案轮廓、线宽粗糙度及接线边缘粗糙度。

本实用新型采用的硬掩模具有高机械强度、低应力及高透明度。本实用新型采用的蚀刻硬掩模可被用于先进图案化应用，如三维内存蚀刻、深接触蚀刻及具有比传统技术更小的CD和更紧密之间距的线、空间图案化。

本实用新型提供比传统技术更大的轮廓垂直度和更高的图案化特征深宽比、更好的图案化特征的底部和顶部的CD控制、相对于电介质抗反射涂层、氧化物掩模、或上述两者更高的选择性。图案化特征可以是VNAND通道孔、DRAM存储节点、互连件、导线、栅极、或任何其他的图案化特征。

本实用新型中等离子体反应室可包含一个或多于一个基材。如等离子体反应室可包含1个～200个具有25.4mm～450mm直径的硅片。该一个或多个基材可以为用于半导体、光伏器件、平板或LCD-TFT器件生产中的任何合适基质。基材可具有在其上的多个膜或层，包括一个或多个含硅膜或层，基材可以为图案化或未图案化的。

本实用新型中可将惰性气体引入等离子体反应室中以维持等离子体，惰性气体可以为He、Ar、Xe、Kr、Ne或其组合。可将蚀刻气体和惰性气体在引入室中以前混合，其中惰性气体包含所得混合物的50％v/v～95％v/v。作为选择，可将惰性气体连续引入室中，同时将蚀刻气体以脉冲引入室中。

本实用新型中将蚀刻气体和惰性气体可通过等离子体活化以产生经活化的蚀刻气体。等离子体将蚀刻气体分解成自由基形式(即经活化的蚀刻气体)。等离子体可通过施加RF或DC功而产生。等离子体可用25W～10000W范围内的RF功产生。等离子体可产生或本身存在于反应器中。等离子体可以用在两个电极上施加的RF以Dual CCP或ICP模式产生。等离子体的RF频率可为200KHz～1GHz。不同频率的不同RF源可耦合并施加在相同电极上。等离子体RF脉冲可进一步用于控制分子分裂和在基材上反应。本领域技术人员认识到适于该等离子体处理的方法和设备。

本实用新型可采用四极质谱仪、光电直读光谱仪、FTIR或其它辐射/离子测量工具可测量经活化的蚀刻气体以测定所产生的物种的类型和数目。如果需要的话，可调整蚀刻气体和/或惰性气体的流速以提高或降低产生的基团物种的数目。

可将蚀刻气体在引入等离子体反应室中以前或在等离子体反应室内部与其它气体混合。优选，可将气体在引入室中以前混合以提供均匀浓度的进入气体。蚀刻气体可不依赖于其它气体而引入室中，例如当两种或更多种气体反应时，还可将蚀刻气体和惰性气体为蚀刻方法期间使用的仅有两种气体。

示例的其它气体包括但不限于氧化剂如O2、O3、CO、CO2、NO、N2O、NO2及其组合。可将蚀刻气体和氧化剂在引入等离子体反应室中以前混合在一起。作为选择，可将氧化剂连续引入室中并将蚀刻气体以脉冲引入室中。氧化剂可占引入室中的混合物的5％v/v～100％v/v(其中对于连续引入选择方案，100％v/v表示纯氧化剂的引入)。

可与蚀刻气体混合的其它示例气体包括其它蚀刻气体，例如C4F8、C4F6、CF4、CHF3、CFH3、CH2F2、COS、CS2、CF3I、C2F3I、C2F5I和SO2。蚀刻气体蒸汽和其它气体可在引入等离子体反应室中以前混合。其它蚀刻气体可占引入室中的混合物的1％v/v～99.9％v/v。

含Si层和经活化的蚀刻气体反应形成挥发性副产物，将其从等离子体反应室中除去。无定形碳掩模、抗反射涂层和光致抗蚀剂层对经活化的蚀刻气体呈较小的反应性。

等离子体反应室内的温度和压力保持在适于含硅层与经活化的蚀刻气体反应的条件下。例如，室中的压力可保持为如蚀刻参数所要求的0.1mTorr～1000Torr，优选1mTorr～10Torr，更优选10mTorr～1Torr，更优选10mTorr～100mTorr。同样，等离子体反应室内中的基质温度可以为-196℃～500℃，优选-120℃～300℃，更优选-10℃～40℃。

使用蚀刻气体在含Si层中产生通道孔、栅槽、阶梯触点、电容器孔、接触孔等，所得孔可具有10:1～100:1的纵横比和40nm～50nm的直径。例如，本领域技术人员认识到通道孔蚀刻在含Si层中产生纵横比大于60:1的孔。

以上仅为本实用新型的实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些均属于本实用新型的保护范围。