一种低压大电流功率VDMOS的制作方法

本实用新型实施例涉及半导体器件领域，特别涉及一种低压大电流功率VDMOS。

背景技术：

低压大电流功率VDMOS对器件承受耐压能力要求不高，但是要求器件具有极低的导通电阻、较高的开关速度和较高的雪崩耐量。

目前低压VDMOS的工艺主要为Trench工艺和平面工艺，利用Trench工艺制作的VDMOS由于不存在体内JFET器件，可以极大的降低导通电阻，但是器件的雪崩耐量较差，无法满足UPS、逆变器、电动车控制器等对雪崩耐量要求较高的产品；采用平面工艺制作的VDMOS虽然单位面积的导通电阻较大，但是雪崩耐量较高。

技术实现要素：

为了解决现有技术的问题，本实用新型实施例提供了一种低压大电流功率VDMOS。该技术方案如下：

第一方面，提供了一种低压大电流功率VDMOS，包括衬底、在衬底之上的外延层、在外延层之上的氧化层、在外延层和氧化层之间的P型半导体层和N型半导体层、在氧化层之上的绝缘层、在绝缘层之上的第一金属层、在第一金属层之上的氮化硅钝化层；

沟槽贯穿P型半导体层和N型半导体层，沟槽的底部在外延层，沟槽内生长有一层氧化层，沟槽内的氧化层上淀积有多晶硅栅；

接触孔贯穿绝缘层、氧化层和N型半导体层，接触孔的一部分在P型半导体层，接触孔的下方为浓P型半导体区，接触孔内为第二金属。

可选的，N型半导体层在P型半导体层之上，P型半导体层在外延层之上；

沟槽内的氧化层与N型半导体层之上的氧化层相接。

可选的，衬底为低压大电流功率VDMOS的漏极；

第一金属层为低压大电流功率VDMOS的源极；

多晶硅栅为低压大电流功率VDMOS的栅极。

可选的，接触孔内为钨金属；

第一金属层为铝金属层。

可选的，绝缘层包括两层，两层绝缘层的绝缘介质材质不同。

本实用新型实施例提供的技术方案带来的有益效果是：

在制作过程中减少光罩次数，降低了生产成本，具有导通电阻低、电流处理能力强、性能稳定、可靠性高等特点。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据一示例性实施例示出的一种低压大电流功率VDMOS的结构示意图；

图2是根据一示例性实施例示出的一种低压大电流功率VDMOS的制作示意图；

图3是根据一示例性实施例示出的一种低压大电流功率VDMOS的制作示意图；

图4是根据一示例性实施例示出的一种低压大电流功率VDMOS的制作示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

请参考图1，其示出了本实用新型一个实施例提供的低压大电流功率VDMOS的结构示意图。如图1所示，该低压大电流功率VDMOS包括衬底110、在衬底110之上的外延层120、在外延层120之上的氧化层150、在外延层120和氧化层150之间的P型半导体层130和N型半导体层140、在氧化层150之上的绝缘层、在绝缘层之上的第一金属层180、在第一金属层180之上的氮化硅钝化层190。

其中，N型半导体层140在P型半导体层130之上，P型半导体层130在外延层120之上。

外延层为N-型外延层，衬底为N+型衬底。

可选的，第一金属层为铝金属。

氮化硅钝化层190覆盖第一金属层180的部分区域。

沟槽200贯穿P型半导体层130和N型半导体层140，沟槽200的底部在外延层120，沟槽200内生长有一层氧化层151，沟槽内的氧化层151上淀积有多晶硅栅。

沟槽200内的氧化层151与N型半导体层140之上的氧化层150相接。

接触孔170贯穿绝缘层、氧化层150和N型半导体层140，接触孔170的一部分在P型半导体层130，接触孔170的下方为浓P型半导体区131，接触孔170内为第二金属。

可选的，接触孔170内的第二金属为钨金属。

在低压大电流功率VDMOS中，衬底110为漏极，第一金属层180为源极，多晶硅栅为栅极。

在低压达电路功率VDMOS中，绝缘层包括两层，两层绝缘层的绝缘介质材质不同，如图1所述，氧化层150上是绝缘层161，绝缘层161之上是绝缘层162，绝缘层161和绝缘层162的绝缘介质材质分别为BSG(硼硅玻璃)和PSG(磷硅玻璃)。

本实用新型实施例提供的低压大电流功率VDMOS的制作流程为：

准备带有外延层的衬底，进行第一次光罩过程，在衬底上刻蚀出沟槽，如图2所示；进行热氧化，生成氧化层150和氧化层151，如图3所示；腐蚀牺牲氧化层，多晶硅淀积形成多晶硅栅；大面积注入硼杂质并高温推结形成P型半导体层130；进行第二次光罩过程，注入磷杂质并高温推结形成N型半导体层140；生成绝缘层161和绝缘层162，如图4所示；进行第三次光罩过程，通过光刻，刻蚀形成接触孔170；在接触孔170内注硼并高温推结，P型半导体层140内对应接触孔170底部的区域形成浓P型半导体区131；溅射钨金属，接触孔170被钨金属充满；进行第四次光罩过程，通过光刻与刻蚀淀积铝金属；进行第五次光罩过程，在铝金属层180上制作氮化硅钝化层190，通过光刻与刻蚀掉一部分区域的氮化硅钝化层，漏出下方的铝金属作为电气接点。

本实用新型实施例提供的低压大电流功率VDMOS，在制作过程中减少光罩次数，降低了生产成本，具有导通电阻低、电流处理能力强、性能稳定、可靠性高等特点。

需要说明的是：上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。