一种立体封装SIP模块的制作方法

本实用新型涉及电子模块的技术领域，尤其是一种立体封装SIP模块。

背景技术：

目前大部分集成电路均采用平面封装形式，即在同一个平面内集成单个芯片的封装技术。由于受到面积的限制，难以在同一平面上集成多块芯片。所谓立体封装，是一项近几年来新兴的一种集成电路封装技术，突破了传统平面封装的概念，它是在三维立体空间内实现单个封装体内堆叠多块芯片(已封装芯片或裸片)的封装技术。

由于在一些特定场所，对某些使用印刷电路板的设备所占用的平面空间有一定的限制，可能就需要降低印刷电路板的平面面积，尤其是广泛应用于航空、航天等领域的SIP模块。

技术实现要素：

为了克服现有技术的不足，本实用新型的目的是提供一种立体封装SIP模块，其能相对降低印刷电路板占用的平面空间。

本实用新型解决其技术问题所采用的技术方案是：

一种立体封装SIP模块，包括微处理器芯片、及分别与所述微处理器芯片连接的存储器芯片和收发器芯片，还包括从下至上进行堆叠的多块印刷电路板，所述多块印刷电路板包括一引脚印刷电路板及位于所述引脚印刷电路板上的至少两块置放印刷电路板，所述微处理器芯片、存储器芯片和收发器芯片设于所述置放印刷电路板上但不全设于同一置放印刷电路板上，所述多块印刷电路板通过环氧树脂灌封为一体，所述引脚印刷电路板采用PGA封装，所述引脚印刷电路板上设有用于对外连接的引脚，所述引脚用作模块对外接入信号和对外输出信号的物理连接物。

进一步，所述存储器芯片包括第一存储器芯片和第二存储器芯片，所述第一存储器芯片和第二存储器芯片分别与所述微处理器芯片连接，所述第一存储器芯片采用SRAM存储器芯片，所述第二存储器芯片采用FLASH存储器芯片。

进一步，所述置放印刷电路板包括四块，第一置放印刷电路板用于设置第一存储器芯片，第二置放印刷电路板用于设置第二存储器芯片，第三置放印刷电路板用于设置收发器芯片，第四置放印刷电路板用于设置微处理器芯片。

进一步，所述收发器芯片采用1553B收发器芯片。

进一步，所述微处理器芯片采用SPARC V8架构的SOC微处理器芯片。

进一步，所述多块印刷电路板采用PGA封装，并通过环氧树脂灌封为一体。

本实用新型的有益效果是：本实用新型的SIP模块采用立体封装，避免了在一块印刷电路板上并置所有芯片，减少了印刷电路板占用的平面空间，适用于各复杂、狭小的工作场所。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步描述：

图1是本实用新型的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合附图对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下获得的所有其他实施例，都应当属于本实用新型保护的范围。

参照图1，一种立体封装SIP模块，包括微处理器芯片51、及分别与所述微处理器芯片51连接的第一存储器芯片21、第二存储器芯片31和收发器芯片41，还包括从下至上进行堆叠的五块印刷电路板，所述五块印刷电路板包括一引脚印刷电路板1及位于所述引脚印刷电路板1上的四块置放印刷电路板，第一置放印刷电路板2用于设置第一存储器芯片21及外围阻容器件，第二置放印刷电路板3用于设置第二存储器芯片31及外围阻容器件，第三置放印刷电路板4用于设置收发器芯片41及外围阻容器件，第四置放印刷电路板5用于设置微处理器芯片51、时钟晶振芯片及外围阻容器件所述多块印刷电路板通过环氧树脂7灌封为一体，所述引脚印刷电路板1采用PGA封装，所述引脚印刷电路板1上设有用于对外连接的引脚6，所述引脚6用作模块对外接入信号和对外输出信号的物理连接物。

所述第一存储器芯片21采用存储容量为1Mb、数据总线宽度为32位的SRAM存储器芯片，所述第二存储器芯片31采用FLASH存储器芯片，所述收发器芯片41采用1553B收发器芯片，所述微处理器芯片51采用存储容量为4Gb、数据总线宽度为32位的基于SPARC V8架构的SOC微处理器芯片。五块印刷电路板经灌封、切割后在周边上露出印刷电路线，并在外表面设有镀金连接线，镀金连接线将所述五块印刷电路板上露出的印刷电路线进行关联连接，以形成一个RAM存储容量为1Mb、ROM存储容量128Mb、数据总线宽度为32位的一个立体封装SIP模块。所述立体封装SIP模块能够引出的信号包括1553B总线传输信号，CAN总线传输信号，Space Wire数据传输信号，I2C接口信号，SPI接口信号，JTAG接口信号，UART接口信号等。

所述立体封装SIP模块的制备过程如下：

(1)将SRAM存储器芯片及外围阻容器件置放在第一置放印刷电路板2上，将FLAS存储器芯片及外围阻容器件置放在第二置放印刷电路板3上，将1553B收发器芯片及外围阻容器件置放在第三置放印刷电路板4上，将SOC微处理器芯片、时钟晶振芯片及外围阻容器件置放在第四置放印刷电路板5上；

(2)将引脚印刷电路板1、第一置放印刷电路板2、第二置放印刷电路板3、第三置放印刷电路板4、第四置放印刷电路板5从下至上进行堆叠；

(3)使用环氧树脂7将五块印刷电路板进行灌封，对灌封后的五块印刷电路板进行切割，让五块印刷电路板在各自的周边上露出电气连接引脚；

(4)对五块印刷电路板进行表面镀金以形成镀金层，此时，镀金层与四块置放印刷电路板在各自的周边上露出电气连接引脚，将露出的电气连接引脚相互连接，同时连接到引脚印刷电路板1上的引脚6上；

(5)为了把该分离的信号结点分割开，对镀金层进行表面连线雕刻以形成镀金连接线，镀金连接线将露出的电气连接引脚进行关联。

综上所述，以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解；其依然能够对前述各实施例所记载的技术方案进行修改，或者对其中不乏技术特征进行等同替换，而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型实施例技术方案的精神和范围。