一种异质结硅磁敏三极管的制作方法

本实用新型涉及传感器技术领域，尤其涉及一种异质结硅磁敏三极管。

背景技术：

随着科学技术的迅速发展，现代传感器技术倍受重视，尤其是在现代工业和电子产品领域，对于磁场传感器的磁灵敏度要求也随之增高。

在现代传感器技术中，磁场传感器多采用MEMS(Micro-Electro-Mechanical System，微电子机械加工系统)技术和反向外延技术制作的双发射极磁敏三极管、横向集成化双极型三极管、共发射极磁敏三极管、侧墙型磁敏三极管和差分结构的硅磁敏三极管等。

为进一步提高磁敏三极管的磁灵敏度特性、改善其温度特性并拓宽其应用领域，有必要提供一种磁灵敏度高、磁场测量温度漂移小且集成化高的硅磁敏三极管。

技术实现要素：

为了克服上述问题，本发明人进行了锐意研究，结果发现：在单晶硅上制作SOI(绝缘层上硅)硅磁敏三极管，采用nc-Si:H/c-Si异质结作为发射结，且将发射结、载流子复合区和基极制作在SOI器件层的上表面，将集电区制作在SOI结构的键合界面处，能够显著提高发射结载流子注入效率，改善SMST的磁灵敏度和温度特性，从而完成了本实用新型。

具体来说，本实用新型的目的在于提供以下方面：

第一方面，提供了一种异质结硅磁敏三极管，其中，所述传感器包括作为器件层的第一硅片1和作为衬底的第二硅片2。

第二方面，提供了一种第一方面所述的异质结硅磁敏三极管的制作工艺，其中，所述工艺包括以下步骤：

步骤1，清洗第一硅片1，然后进行一次氧化，生长薄氧；

步骤2，在第一硅片1的上表面进行一次光刻，制作集电区掺杂窗口，并注入n⁺型杂质，形成集电区6；

步骤3，清洗第一硅片1，高温退火以激活杂质原子，然后清洗第二硅片2，并在第二硅片2的；下表面二次氧化，生长二氧化硅层

步骤4，采用键合工艺，将第一硅片1与第二硅片2进行键合，优选地，将第一硅片1的上表面与第二硅片2的下表面进行键合，使得集电区6处于键合界面处；

步骤5，在键合后，对第一硅片1的下表面进行工艺减薄、抛光和清洗处理，

优选地，先将第一硅片1的厚度进行减薄工艺处理，然后把键合后的第一硅片1和第二硅片2形成的SOI片旋转倒置，使得第二硅片2处于下部，第一硅片1作为器件层，第二硅片2作为衬底；

步骤6，三次氧化，在上述旋转倒置的SOI片双面生长薄氧；

步骤7，在第一硅片1的上表面进行二次光刻，制作载流子复合区窗口，并进行深能级杂质掺杂，形成载流子复合区7；

步骤8，在第一硅片1的上表面进行四次氧化，再进行三次光刻，形成发射区窗口，然后在发射区窗口生长原位掺杂nc-Si:H薄膜，形成发射区4；

步骤9，清洗SOI片，在第一硅片1上进行四次光刻，刻蚀基区窗口，并进行p⁺型掺杂，形成基区5；

步骤10，清洗SOI片，然后在第二硅片2下表面进行第五次光刻，刻蚀形成集电区引线结构8。

第三方面，提供了一种异质结硅磁敏三极管，优选采用第二方面所述的制作工艺得到。

本实用新型所具有的有益效果包括：

(1)本实用新型所提供的异质结硅磁敏三极管，在SOI器件层上制作有nc-Si:H/c-Si异质结硅磁敏三极管，能够实现对外加磁场的测量，具有较好的温度特性；

(2)本实用新型所提供的异质结硅磁敏三极管，结构简单，实现了芯片的小型化和集成化，适合规模化工业生产；

(3)本实用新型所提供的异质结硅磁敏三极管的制作工艺，基于MEMS技术和CVD方法实现nc-Si:H/c-Si异质结硅磁敏三极管芯片制作与封装，且在器件层的上表面制作异质结为发射结，降低了工艺难度，显著提高了发射结载流子注入效率，改善了异质结硅磁敏三极管的磁灵敏度和温度特性；

(4)本实用新型所提供的异质结硅磁敏三极管的制作工艺，设计独特，工艺简单，易于实现。

附图说明

图1示出本实用新型所述异质结硅磁敏三极管的结构示意图；

图2示出本实用新型所述异质结硅磁敏三极管的等效电路图；

图3-1～图3-10示出本实用新型所述异质结硅磁敏三极管制作工艺的工艺过程图；

图4示出实施例1制备的异质结硅磁敏三极管在无外加磁场时的IC-VCE特性曲线；

图5示出实施例1制备的异质结硅磁敏三极管在外加磁场为0mT、+300mT和-300mT时的IC-VCE特性曲线；

图6示出实施例1制备的异质结硅磁敏三极管在Ib＝2mA时，输出电压随外加磁场的变化曲线；

图7示出实施例1制备的异质结硅磁敏三极管在不同温度下输出电压随外加磁场的变化曲线；

图8示出实施例1制备的异质结硅磁敏三极管在Ib＝2mA时，磁灵敏度随温度的变化曲线；

图9示出实施例1制备的异质结硅磁敏三极管的发射区腐蚀坑面的扫描电镜图。

附图标号说明：

1-第一硅片；

2-第二硅片；

3-二氧化硅层；

4-发射区；

5-基区；

6-集电区；

7-载流子复合区；

8-集电区引线结构；

Vout-输出电压；

GND-接地。

具体实施方式

下面通过附图和实施方式对本实用新型进一步详细说明。通过这些说明，本实用新型的特点和优点将变得更为清楚明确。其中，尽管在附图中示出了实施方式的各种方面，但是除非特别指出，不必按比例绘制附图。

本实用新型的第一方面，提供了一种异质结硅磁敏三极管，如图1和图2所示，所述异质结硅磁敏三极管包括作为器件层的第一硅片1和作为衬底的第二硅片2。

根据本实用新型一种优选的实施方式，所述第一硅片1的厚度为20～40μm，第二硅片2的厚度为450～550μm。

在进一步优选的实施方式中，所述第一硅片1的厚度为25～35μm，第二硅片2的厚度为475～525μm。

在更进一步优选的实施方式中，所述第一硅片1的厚度为30μm，第二硅片2的厚度为500μm。

在本实用新型中，采用两个硅片进行键合，第二硅片2起支撑作用，使得作为器件层的第一硅片1可以实现减薄。

根据本实用新型一种优选的实施方式，所述第一硅片1为p型<100>晶向单晶硅。

在进一步优选的实施方式中，第一硅片的电阻率大于1000Ω·cm。

在更进一步优选的实施方式中，在所述第一硅片1的上表面、第二硅片2的下表面及第一硅片1和第二硅片2之间均设置有二氧化硅层3。

根据本实用新型一种优选的实施方式，如图1所示，在第一硅片1的上表面制作有发射区4和基区5，和/或

在所述第一硅片1的下表面、第一硅片1与第二硅片2的交界面处设置有集电区6。

在进一步优选的实施方式中，在所述发射区4的表面沉积原位掺杂nc-Si:H薄膜，形成nc-Si:H/c-Si的异质结作为发射结。

其中，nc-Si:H薄膜具有高室温电导率(10^-3～10^-1Ω·cm^-1)、光吸收能力强(1.0×10³(1.2eV)，1.2×10⁴(1.8eV))、宽光学禁带宽度(1.70～1.85eV)等特殊性能，将其原位沉积掺杂在发射区窗口，形成的nc-Si:H/c-Si的异质结，相比于同质结，具有较高的载流子注入效率，能够提高硅磁敏三极管的磁敏特性。

本发明人研究发现，在位于第一硅片1上表面的上表面沉积原位掺杂nc-Si:H薄膜，形成nc-Si:H/c-Si异质结作为发射结，可以降低制备难度，减小异质结薄膜表面界面缺陷，有效提高异质结质量，从而显著提高发射结的载流子注入效率，提升磁敏三极管磁灵敏度特性。

在本实用新型中，优选将发射区制作在器件层第一硅片1的上表面，能够减小异质结在发射区表面的沉积难度，显著提高异质结的沉积效果，克服了现有技术中硅磁敏三极管的发射区位于器件层下表面的技术偏见。

在更进一步优选的实施方式中，所述nc-Si:H薄膜的厚度为30～150nm。

根据本实用新型一种优选的实施方式，所述集电区6设置在发射结的正下方，以收集发射结注入的载流子。

其中，硅磁敏三极管在外部正、反向磁场的作用下，利用集电极的电流变化来测量磁场的变化。

在进一步优选的实施方式中，所述集电区6为n⁺型掺杂。

根据本实用新型一种优选的实施方式，所述基区5为硅腐蚀坑，优选为p⁺型掺杂。

其中，所述基区5采用深槽刻蚀(ICP)技术刻蚀得到，深度为20～40μm，优选为30μm。所述ICP是指感应耦合等离子体，ICP刻蚀技术是微机电系统器件加工中的关键技术之一。

在进一步优选的实施方式中，所述基区5的内侧面为斜面，其内侧面与z轴的夹角为5～10°。

在本实用新型中，以与第一硅片1的上下表面平行的面为x轴和y轴所在平面，以与第一硅片1的上下表面垂直的面为z轴所在平面。

其中，由于在基区内需要引入金属Al，因此，将基区的内侧面设置为与z轴具有一定夹角，以降低引入金属Al的难度。

在更进一步优选的实施方式中，所述基区5的宽度大于载流子的扩散长度。

其中，所述基区宽度为发射区与集电区之间的距离，在本实用新型中，优选将基区的宽度设置为大于载流子的扩散长度，主要是为了减少对载流子扩散的影响，从而提高异质结硅磁敏三极管的磁灵敏度。

在本实用新型中，所述基区的宽度为20～40μm，优选为25～35μm，更优选为30μm。

根据本实用新型一种优选的实施方式，在发射区4、基区5和集电区6的表面蒸镀金属Al层，分别形成硅磁敏三极管的发射极、基极和集电极。

根据本实用新型一种优选的实施方式，在所述第一硅片1的上表面、在发射区4与基区5之间，还设置有载流子复合区7，以调制载流子的寿命和扩散长度。

在进一步优选的实施方式中，在所述载流子复合区7中引入深能级杂质，以形成载流子高复合速率的复合区。

在更进一步优选的实施方式中，所述深能级杂质为金，所述深能级杂质的掺杂浓度为1E13cm^-3～1E14cm^-3。

在本实用新型中，在载流子复合中心中引入深能级杂质，不会产生任何噪声，也不会影响较弱磁场的检测信号，能够调制载流子的有效寿命、提高磁灵敏度。

根据本实用新型一种优选的实施方式，在所述第二硅片2的下表面刻蚀有集电区引线结构8，其通过MEMS技术刻蚀制得。

其中，所述MEMS技术是指微电子机械加工系统(MEMS，Micro-Electro-Mechanical System)，是指对微米/纳米材料进行设计、加工、制造、测量和控制的技术，也叫做微电子机械系统、微系统、微机械等，其特点为小尺寸、多样化，制备的器件体积小、集成化高。

在进一步优选的实施方式中，所述集电区引线结构的刻蚀深度为450～550μm，优选为475～525μm，更优选为500μm。

根据本实用新型一种优选的实施方式，在进行磁场检测时，所述集电极与集电极负载电阻RL的一端连接，所述基极与基极负载电阻Rb的一端连接，

所述集电极负载电阻RL的另一端、基极负载电阻Rb的另一端分别与电源VDD连接，

所述发射极接地GND。

其中，在进行磁场检测时，所述集电极负载电阻RL与基极负载电阻Rb为外加电阻。

本实用新型的第二方面，提供了一种上述异质结硅磁敏三极管的制作工艺，如图3-1～3-10所示，所述工艺包括以下步骤：

步骤1，清洗第一硅片1，然后进行一次氧化，生长薄氧(如图3-1及3-2所示)。

在本实用新型中，采用热氧化法在第一硅片的上表面生长薄氧，所述薄氧的厚度为20～40nm，优选为25～35nm，更优选为30nm。

步骤2，在第一硅片1的上表面进行一次光刻，制作集电区掺杂窗口，并注入n⁺型杂质，形成集电区6(如图3-3所示)。

步骤3，清洗第一硅片1，高温退火以激活杂质原子，然后清洗第二硅片2，并在第二硅片2的下表面二次氧化，生长二氧化硅层。

其中，所述第二硅片2下表面生长的氧化层的厚度为500～800nm，优选为600～700nm，更优选为650nm。

其中，所述高温退火处理如下进行：于800～1000℃下真空环境处理30～40min。

步骤4，采用键合工艺，将第一硅片1与第二硅片2进行键合，优选地，将第一硅片1的上表面与第二硅片2的下表面进行键合，使得集电区6处于键合界面处(如图3-4所示)。

步骤5，在键合后，对第一硅片1的下表面进行工艺减薄、抛光和清洗处理，

优选地，先将第一硅片1的厚度进行减薄工艺处理，然后把键合后的第一硅片1和第二硅片2形成的SOI片旋转倒置，使得第二硅片2处于下部(如图3-5所示)，第一硅片1作为器件层，第二硅片2作为衬底。

更优选地，所述第一硅片减薄后的厚度优选为30μm。

在本实用新型中，将键合后的第一硅片1和第二硅片2形成的SOI片旋转倒置，使第二硅片2位于下部，是为了便于在位于上部的第一硅片1的上表面形成发射区以及异质结，从而提高制备的异质结的品质，提高载流子的注入效率及硅磁敏三极管的磁灵敏度。

步骤6，三次氧化，在上述旋转倒置的SOI片双面生长薄氧(如图3-6所示)。

其中，双面生长的薄氧的厚度为20～30nm，优选为25～35nm，更优选为30nm。

步骤7，在第一硅片1的上表面进行二次光刻，制作载流子复合区窗口，并进行深能级杂质掺杂，形成载流子复合区7(如图3-7所示)，然后高温退火，形成深能级杂质分布。

其中，所述掺杂的深能级杂质为金，所述深能级杂质的掺杂浓度为1E13～1E14cm^-3。

其中，所述高温退火处理如下进行：于800～1000℃下真空环境处理30～40min。

步骤8，在第一硅片1的上表面进行四次氧化，再进行三次光刻，形成发射区窗口，然后在发射区窗口生长原位掺杂nc-Si:H薄膜，形成发射区4(如图3-8所示)。

在本实用新型中，采用CVD(化学气相层积)工艺在发射区窗口生长一层由高质量P掺杂的nc-Si:H薄膜，形成发射区，优选地，所述nc-Si:H薄膜的厚度为30～150nm。

在本实用新型中，在形成发射区后，进行高温退火，形成nc-Si:H/c-Si异质结，其中，以该异质结作为发射结，能够显著提高载流子注入效率，从而提高传感器的磁灵敏度和温度特性。

在本实用新型中，将发射区制作在器件层的上表面，能够减小异质结在发射区表面的沉积难度，显著提高异质结的沉积效果，克服了现有技术中硅磁敏三极管的发射区位于器件层下表面的技术偏见。

其中，所述高温退火处理如下进行：于800～1000℃下真空环境处理30～40min。

步骤9，清洗SOI片，在第一硅片1上进行四次光刻，刻蚀基区窗口，并进行p⁺型掺杂，形成基区5(如图3-9所示)，随后高温退火，激活基区杂质原子。

其中，所述基区窗口采用深槽刻蚀(ICP)工艺进行，刻蚀的基区的内侧面为斜面，其内侧面与z轴的夹角为5～10°。

其中，所述高温退火处理如下进行：于800～1000℃下真空环境处理30～40min。

步骤10，清洗SOI片，然后在第二硅片2其下表面进行第五次光刻，刻蚀形成集电区引线结构8(如图3-10所示)。

步骤11，在第一硅片1的上表面刻蚀引线孔，然后进行真空镀膜蒸镀金属Al薄膜，随后进行金属Al薄膜的反刻蚀，分别形成发射极、基极和互连线；清洗后，集电区引线结构8的上表面进行真空镀膜蒸镀金属Al，形成金属Al引线(如图3-10所示)。

步骤12，进行合金化处理形成欧姆接触，得到所述异质结硅磁敏三极管。

其中，所述合金化处理为在350～550℃下处理10～50min，优选为在400～450℃下处理20～40min，更优选为在420℃下处理30min。

本实用新型第三方面提供了一种根据本实用新型第二方面所述制作工艺得到的异质结硅磁敏三极管。

实施例

实施例1

采用下述步骤制作异质结硅磁敏三极管:

步骤1，清洗第一硅片(P型<100>晶向单晶硅，电阻率>1000Ω·cm)，然后在其上表面进行一次氧化，生长薄氧，厚度为30nm；

步骤2，在第一硅片的上表面进行一次光刻，制作集电区掺杂窗口，并注入n⁺型杂质，形成集电区；

步骤3，清洗第一硅片，高温退火以激活杂质原子，然后清洗第二硅片，并在第二硅片的下表面二次氧化，生长二氧化硅层，厚度为650nm；

其中，高温退火处理为在900℃下真空环境处理35min；

步骤4，采用键合工艺，将第一硅片与第二硅片进行键合，将第一硅片的上表面与第二硅片的下表面进行键合，使得集电区处于键合界面处；

步骤5，在键合后，对第一硅片的下表面进行工艺减薄、抛光和清洗处理，其中，先将第一硅片的厚度进行减薄至30μm；然后把键合后的第一硅片和第二硅片形成的SOI片旋转倒置，使得第二硅片处于下部；

步骤6，三次氧化，在上述旋转倒置的SOI片双面生长薄二氧化硅层，厚度为30nm；

步骤7，在第一硅片的上表面进行二次光刻，制作载流子复合区窗口，并进行深能级杂质金的掺杂(掺杂浓度为1E13cm^-3)，形成载流子复合区，然后高温退火，形成深能级杂质分布；

其中，高温退火处理为在900℃下真空环境处理35min；

步骤8，在第一硅片的上表面进行四次氧化，再进行三次光刻，形成发射区窗口，然后在发射区窗口生长nc-Si:H薄膜(厚度为100nm)，形成发射区；然后进行高温退火，形成nc-Si:H/c-Si异质结；

其中，高温退火处理为在900℃下真空环境处理35min；

步骤9，清洗第一硅片，进行四次光刻，刻蚀基区窗口，并进行p⁺型掺杂，形成基区(其内侧面与z轴的夹角为5～10°)，随后高温退火，激活基区杂质原子；

其中，高温退火处理为在900℃下真空环境处理35min；

步骤10，清洗第二硅片，然后在其下表面进行第五次光刻，刻蚀形成集电区引线结构；

步骤11，在第一硅片的上表面刻蚀引线孔，然后进行真空镀膜蒸镀金属Al薄膜，随后进行金属Al薄膜的反刻蚀，分别形成发射极、基极和互连线；清洗后，集电区引线结构的上表面进行真空镀膜蒸镀金属Al，形成金属Al引线；

步骤12，进行合金化处理形成欧姆接触，得到所述异质结硅磁敏三极管；

其中，合金化处理为在420℃下处理30min。

实验例

实验例1磁敏性能测试

采用北京翠海佳诚磁电科技有限责任公司零磁屏蔽磁场发生系统和半导体参数测试仪(吉时利4200)对实施例1制备的异质结硅磁敏三极管进行IC-VCE特性测试与分析,其中，VCE(集电极电压)为0-5.0V(测试步长)，Ib(基极电流)为0-10.0mA(测试步长)，外加磁场为-300mT～300mT(测试步长)，在检测时，将异质结硅磁敏三极管分别与外加负载电阻(集电极负载电阻RL和基极负载电阻Rb)连接，检测结果如图4～6所示。

由图4可以看出，在无外加磁场时，当基极注入电流Ib一定时，集电极电流Ic随着VCE的增加而增大，当VCE增大到一定值时，集电极电流Ic随基极电流Ib变化减小，接近饱和；当VCE一定时，随着Ib增加，集电极电流Ic增加。

由图5可以看出，当外加磁场B＝+300mT时，Ic相对于B＝0mT时减小，制备的异质结硅磁敏三极管表现正向磁敏感特性；当B＝-300mT时，Ic相对于B＝0mT是增大的，表现反向磁敏感特性，并且随着Ib的增加，集电极电流Ic随外加磁场的变化程度增加，当Ib＝10mA时，单位磁场作用下Ic变化量达到最大值。

由图6可以看出，当基区注入电流Ib＝2mA，外加磁场从-300mT至300mT变化时，输出电压Vout随着磁场增加而增加，可知实施例1制备的异质结磁敏三极管具有正、反向磁敏特性，当Ib＝2mA时，经计算，得出该三极管的磁灵敏度为91.35mV/T。

实验例2温度性能测试

在真空环境下，采用北京翠海佳诚磁电科技有限责任公司零磁屏蔽磁场发生系统和半导体参数测试仪(吉时利4200)对实施例1制备的异质结硅磁敏三极管进行Vout-B特性测试分析，在Ib＝2.0mA时，外加磁场B为0mT-300mT(测试步长)，外加温度T为-40℃-85℃(测试步长)，结果如图7和图8所示。

由图7可以看出，在基极注入电流Ib＝2mA时，随着温度T的增加，输出电压Vout随之减小，异质结磁敏三极管表现出负温度特性，产生这种现象的原因是当VCE和Ib一定时，温度增加，集电极电流Ic减小，集电极负载电阻的分压减小，输出电压增大。

由图8可以看出，当基极注入电流Ib＝2mA，温度T从-40℃至85℃变化时，磁灵敏度随温度的升高而下降，通过计算得到磁灵敏度的温度系数为-3435ppm/℃(此处为磁灵敏度变化量相对于-40℃磁灵敏度的温度系数)。

实验例3扫描电镜检测

采用扫描电镜对实施例1中待原位掺杂nc-Si:H薄膜的发射区腐蚀坑面进行检测，结果如图9所示。

由图9可以看出，发射区腐蚀坑面粗糙度较小，本实用新型实施例1中将晶圆表面作为异质结原位沉积的表面，有利于提高异质结的质量，提高三极管的性能。

在本实用新型的描述中，需要说明的是，术语“上”、“下”、“内”、“外”、“前”、“后”等指示的方位或位置关系为基于本实用新型工作状态下的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”“相连”“连接”应作广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体的连接普通；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

以上结合了优选的实施方式对本实用新型进行了说明，不过这些实施方式仅是范例性的，仅起到说明性的作用。在此基础上，可以对本实用新型进行多种替换和改进，这些均落入本实用新型的保护范围内。