半导体装置的制作方法

本发明涉及半导体装置。

背景技术：

以往，将n型的电荷积累层设置于绝缘栅双极型晶体管(以下称为igbt)区域(例如，参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2008-205015号公报

技术实现要素：

技术问题

电荷积累层能够通过从半导体基板的表面离子注入例如磷而形成。离子注入磷的范围能够通过使用例如由光致抗蚀剂所形成的掩模来限制。但是，掩模的端部不一定相对于半导体基板的表面垂直，存在该端部的上表面向下方下沉并且沿水平方向扩展的(所谓的发生掩模下垂)情况。另外，存在掩模图案偏离预定的位置而形成的情况。在这样的情况下，在半导体基板中的比预定位置浅的位置形成电荷积累层，其结果是，存在在半导体基板的表面露出的p型区域变为n型区域的情况。

技术方案

在本发明的第一方式中，提供半导体装置。半导体装置可以具有半导体基板。另外，半导体基板可以包含晶体管区。晶体管区可以具有第一导电型的漂移区、多个沟槽部、第一导电型的多个发射区和第二导电型的多个接触区、以及积累区。多个沟槽部可以从半导体基板的表面沿深度方向延伸并到达漂移区，并且在表面分别沿第一方向延伸。多个发射区和多个接触区可以设置于漂移区的上方。多个发射区和多个接触区各自的上表面可以在表面露出。多个发射区和多个接触区可以在多个沟槽部中的相邻的两个沟槽部之间沿第一方向交替地设置。积累区可以在深度方向上设置于漂移区与多个发射区之间。积累区可以具有比漂移区高的第一导电型的掺杂浓度。第一最外接触区在第一方向上的长度可以比多个接触区中的除第一最外接触区以外的一个接触区长。第一最外接触区可以在多个接触区中在与第一方向平行的方向上位于最外侧。积累区可以在第一最外接触区的下方终止。

积累区可以在与第一方向平行的方向上延伸，并在第一最外接触区的第一方向上的中央位置的近前处终止。

第一最外接触区在第一方向上的长度可以比多个接触区中的除第一最外接触区以外的一个接触区在第一方向上的长度长10倍以上。

半导体装置可以还具备层间绝缘膜。层间绝缘膜可以设置于半导体基板的表面上。接触孔可以设置于层间绝缘膜。接触孔可以在多个接触区和多个发射区上沿第一方向延伸并设置到第一最外接触区上。

半导体基板可以具有基区。基区可以在与第一方向平行的方向上设置于第一最外接触区的外侧。基区可以具有比第一最外接触区低的第二导电型的掺杂浓度。基区在第一方向上的长度可以比多个接触区中的除第一最外接触区以外的一个接触区在第一方向上的长度长10倍以上。

半导体基板可以具备二极管区。二极管区可以在半导体基板的表面内在与第一方向正交的第二方向上与晶体管区相邻。二极管区可以具有边界虚设沟槽部。边界虚设沟槽部是与多个沟槽部不同的沟槽部，可以位于晶体管区与二极管区之间的边界区。边界虚设沟槽部可以具有被供给发射极电位的虚设导电部。多个沟槽部可以具有多个虚设沟槽部和多个栅极沟槽部。多个虚设沟槽部可以分别具有被供给发射极电位的虚设导电部。多个栅极沟槽部可以分别具有被供给栅极电位的栅极导电部。积累区可以在第二方向上从晶体管区向二极管区延伸。积累区可以在边界虚设沟槽部终止。取而代之，积累区可以在多个虚设沟槽部中的最接近边界虚设沟槽部的第一虚设沟槽部与边界虚设沟槽部之间终止。

半导体基板可以在边界虚设沟槽部与第一虚设沟槽部之间的边界台面区还具有第二导电型的扩展接触区。扩展接触区可以不具有多个发射区。扩展接触区可以在与第一方向平行的方向上延伸得比多个接触区长。

漂移区可以具有第一缺陷区。第一缺陷区可以在深度方向上设置在比半导体基板的背面更靠近积累区的位置。第一缺陷区可以在与第二方向平行的方向上从二极管区设置到晶体管区的一部分为止。第一缺陷区可以缩短载流子的寿命。

半导体基板的二极管区可以具有高浓度接触区。高浓度接触区可以在深度方向上设置在比多个接触区浅的位置。高浓度接触区可以具有比多个接触区高的第二导电型的掺杂浓度。

半导体基板可以具有基区。基区可以在与第一方向平行的方向上设置于第一最外接触区的外侧。基区可以具有比第一最外接触区低的第二导电型的掺杂浓度。在与第一方向平行的方向上，基区的长度可以比第一最外接触区的长度短。

长度la可以比长度lb短。长度la可以是在晶体管区的与第一方向平行的方向上，第一最外接触区的外侧的端部与在第一最外接触区上设置于层间绝缘膜的接触孔的外侧的端部之间的长度。长度lb可以是与第一方向平行的方向上的第一最外接触区上的接触孔的外侧的端部与积累区的外侧的端部之间的长度。

在半导体基板的表面内在与第一方向正交的第二方向上与晶体管区相邻的二极管区可以包含在半导体基板的背面露出的阴极区。长度l1c可以比长度l15长。长度l1c可以是在与第一方向平行的方向上，阴极区的外侧的端部与第一最外接触区的内侧的端部之间的长度。长度l15可以是与第一方向平行的方向上的第一最外接触区的长度。

半导体基板可以具备二极管区。二极管区可以在第二方向上与晶体管区相邻。第二方向可以在半导体基板的表面内与第一方向正交。二极管区可以具备第一导电型的漂移区、第二导电型的基区、积累区、以及边界虚设沟槽部。积累区可以在深度方向上设置于漂移区与基区之间。积累区可以具有比漂移区高的第一导电型的掺杂浓度。边界虚设沟槽部可以是与多个沟槽部不同的沟槽部。边界虚设沟槽部可以位于晶体管区与二极管区之间的边界区。边界虚设沟槽部可以具有被供给发射极电位的虚设导电部。二极管区和边界台面区中的积累区可以比晶体管区中的除边界台面区以外的积累区在第一方向上更位于外侧。边界台面区可以与边界虚设沟槽部相接。

二极管区可以具有第二最外接触区。第二最外接触区可以在与第一方向平行的方向上设置于基区的外侧。第二最外接触区可以具有比基区高的第二导电型的掺杂浓度。二极管区和边界台面区中的积累区可以在与第一方向平行的方向上比第二最外接触区更位于外侧。

在与第一方向平行的方向上，第二最外接触区的外侧的端部可以比第一最外接触区的外侧的端部更位于外侧。在与第一方向平行的方向上，第二最外接触区的长度l15’可以比第一最外接触区的长度l15长。

二极管区可以包含阴极区。阴极区可以在半导体基板的背面露出。在与第一方向平行的方向上，从阴极区的外侧的端部起到第二最外接触区的内侧的端部为止的长度l1c比第二最外接触区的长度l15’长。

长度lc’比长度lc大，所述长度lc’是在与第一方向平行的方向上从第二最外接触区的内侧的端部起到二极管区中的积累区的外侧的端部为止的长度，所述长度lc是在与第一方向平行的方向上从第一最外接触区的内侧的端部起到晶体管区中的除边界台面区以外的积累区的外侧的端部为止的长度。

此外，上述的发明内容并非列举了本发明的全部必要特征。另外，这些特征组的子组合也能够成为发明。

附图说明

图1是第一实施方式的半导体装置100的俯视图。

图2是表示图1的a-a剖面的图。

图3是表示图1的b-b剖面的图。

图4是表示图1的c-c剖面的图。

图5是比较例的与图1的c-c剖面对应的剖视图。

图6是表示集电极电流ic相对于栅极阈值电压vg的模拟结果的图。

图7是第二实施方式的与图1的c-c剖面对应的剖视图。

图8是表示第三实施方式的图1的a-a剖面的图。

图9是表示二极管区80的变形例的图。

图10是表示图9的d-d剖面的图。

符号说明

10…半导体基板、12…发射区、13…基区、14…接触区、14-e…扩展接触区、15…最外接触区、16…积累区、17…阱区、18…漂移区、19…高浓度接触区、20…缓冲区、22…集电区、24…集电电极、25…端部、26…氧化膜、27…端部、28…层间绝缘膜、29…端部、30…虚设沟槽部、32…虚设沟槽绝缘膜、34…虚设导电部、36…虚设沟槽、38…虚设沟槽连接部、40…栅极沟槽部、42…栅极绝缘膜、44…栅极导电部、46…栅极沟槽、48…栅极沟槽连接部、50…栅极金属层、51…栅极流道部、52…发射电极、57…连接部、54、55、56…接触孔、60…边界虚设沟槽部、65…边界台面区、70…晶体管区、75…边界区、80…二极管区、82…阴极区、92…表面、93…第一缺陷区、94…背面、95…第二缺陷区、100…半导体装置、200…掩模、210…主体区域、220…端部区域

具体实施方式

以下，通过发明的实施方式来说明本发明，但以下的实施方式并不限定本发明的范围。另外，并非在实施方式中所说明的全部的特征的组合对于发明的解决方案都是必须的。

在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，另一侧称为“下”。将基板、层或其他部件的两个主面之中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向不限于重力方向。另外，在各实施方式中，示出了以第一导电型为n型，并以第二导电型为p型的例子，但在其他实施方式中，也可以以第一导电型为p型，以第二导电型为n型。

图1是第一实施方式的半导体装置100的俯视图。半导体装置100也可以称为半导体芯片。本例的半导体装置100具有半导体基板。半导体基板可以包括：包含igbt等晶体管的晶体管区70；以及包含fwd(freewheelingdiode：续流二极管)等二极管的二极管区80。本例的半导体装置100是igbt与fwd设置于一个半导体基板的rc-igbt(reverseconducting-igbt：逆导型igbt)。

在半导体基板的表(正)面，晶体管区70与二极管区80彼此相邻。半导体基板的表面是指半导体基板的相对的两个主面之中的一个面。在图1中，示出了半导体基板的端部周围的表面，并省略了其他区域。此外，栅极金属层50和发射电极52仅示出其外形。

在图1中示出了半导体装置100的半导体基板的有源区，但半导体装置100可以具有包围有源区而设置的边缘终端结构。有源区是指电流沿半导体基板的厚度方向流动的区域。边缘终端结构具有缓解半导体基板的表面附近的电场集中的功能。边缘终端结构具有例如保护环、场板、降低表面电场以及将它们组合而得的结构。

本例的半导体基板具有虚设沟槽部30、栅极沟槽部40、n+型的发射区12、p型的基区13、p+型的接触区14、p+型的第一最外接触区15-1、n+型的积累区16和p+型的阱区17。另外，本例的半导体装置100具备设置于半导体基板的表面的上方的栅极金属层50和发射电极52。此外，在图1中，用虚线表示栅极金属层50和发射电极52的外形。栅极金属层50和发射电极52相互分离地设置。

本例的半导体装置100在栅极金属层50和发射电极52与半导体基板的表面之间具有层间绝缘膜。但是，为了容易理解，在图1中省略了层间绝缘膜。此外，在层间绝缘膜中，贯通该层间绝缘膜而设置有接触孔54、55和56。

本例的发射电极52通过接触孔54而与半导体基板的表面的发射区12、基区13、接触区14和第一最外接触区15-1连接。另外，本例的发射电极52通过接触孔56而与虚设沟槽部30内的虚设导电部连接。因此，也可以将虚设导电部称为发射极导电部。在发射电极52与虚设导电部之间可以设置有连接部57，所述连接部57由注入有掺杂剂的多晶硅等导电性材料形成。连接部57可以设置于半导体基板的表面上。虚设沟槽部30设置于连接部57的下方，为了明确表示虚设沟槽部30的外形，虚设沟槽部30全部用实线表示。

本例的栅极金属层50局部与栅极流道部51重叠，并设置于栅极流道部51的上方。本例的栅极金属层50通过接触孔55与栅极流道部51连接。本例的栅极流道部51位于半导体基板的表面上，并设置于栅极沟槽部40与接触孔55之间。其中，为了明确表示栅极沟槽部40的外形，栅极沟槽部40全部用实线来表示。栅极流道部51可以由注入有掺杂剂的多晶硅等导电性材料形成。栅极流道部51可以在半导体基板的表面与栅极沟槽部40内的栅极导电部连接。

发射电极52形成于发射区12、基区13、接触区14、阱区17、虚设沟槽部30和栅极沟槽部40的上方。发射电极52和栅极金属层50由含有金属的材料形成。例如，各电极由铝或铝-硅合金形成。各电极可以在由铝等形成的区域的下层具有由钛或钛化合物等形成的势垒金属。另外，在接触孔54、55和56内也可以设置有插塞，所述插塞包含势垒金属和设置于该势垒金属上的钨。

在晶体管区70，多个栅极沟槽部40沿着沟槽部的短边方向隔开预定的间隔而排列。在本例中，将沟槽部的短边方向设为x轴方向。x轴方向是第二方向的例子。x轴和y轴是在半导体基板的表面内相互正交的轴。另外，将与x轴和y轴正交的轴设为z轴。此外，在本说明书中，z轴方向与深度方向平行。栅极沟槽部40的内部的栅极导电部与栅极金属层50电连接，并被施加栅极电位。

在晶体管区70，多个虚设沟槽部30沿着短边方向隔开预定的间隔而排列。虚设沟槽部30和栅极沟槽部40在除边界区75附近以外的x轴方向上交替地设置。但是，在晶体管区70中的边界区75附近，两个虚设沟槽部30沿x轴方向隔开预定的间隔而排列。在虚设沟槽部30的内部的虚设导电部施加有与栅极电位不同的电位。本例的虚设导电部与发射电极52电连接，并被施加发射极电位。

在二极管区80设置有多个虚设沟槽部30。本例的二极管区80具有边界虚设沟槽部60，所述边界虚设沟槽部60位于晶体管区70与二极管区80之间的边界区75。在图1中，用虚线表示边界区75。设置于晶体管区70的虚设沟槽部30与栅极沟槽部40不同，边界虚设沟槽部60与发射区12不接触。其中，边界虚设沟槽部60具有与二极管区80的虚设沟槽部30相同的功能和结构。考虑到这一点，认为本例的边界虚设沟槽部60包含在二极管区80中。

在本说明书中，存在将虚设沟槽部30、边界虚设沟槽部60和栅极沟槽部40合起来统称为沟槽部的情况。另外，在本例中，将沟槽部的长边方向设为y轴方向。y轴方向是各沟槽部在半导体基板的表面延伸的方向。此外，y轴方向是第一方向的例子。

晶体管区70可以设置于比二极管区80更大的范围。晶体管区70在x轴方向上的长度可以是500μm以上且1500μm以下。与此相比，二极管区80在x轴方向上的长度可以是200μm以上且500μm以下。晶体管区70和二极管区80在y轴方向上的长度可以相同。

晶体管区70和二极管区80在y轴方向上的长度可以比虚设沟槽部30和边界虚设沟槽部60在y轴方向上的长度l0长。此外，长度l0可以是1000μm以上且2000μm以下。因此，将晶体管区70和二极管区80合起来的区域可以是矩形区域。

二极管区80具有在半导体基板的背面露出的n+型的阴极区82。在图1中，用虚线表示阴极区82。阴极区82可以设置于y轴方向上的一部分区域。本例的二极管区80在y轴方向上的一部分具有阴极区82，在与阴极区82相同深度位置的另一部分具有后述的集电区。

在图1中，将阴极区82在+y轴方向的端部与设置于二极管区80的第一最外接触区15-1在-y轴方向的端部之间的长度表示为l1c。在图1中，可以将阴极区82在+y轴方向的端部称为阴极区82的外侧的端部，可以将第一最外接触区15-1在-y轴方向的端部称为第一最外接触区15-1的内侧的端部。长度l1c例如是200μm。长度l1c可以比第一最外接触区15-1在y轴方向上的长度l15长(l15<l1c)。此外，关于l1c，也可以参照图4的说明。

本例的虚设沟槽部30具有沿y轴方向延伸的直线部分。两个虚设沟槽部30的直线部分可以通过虚设沟槽连接部38而将直线部分的前端相互连接。虚设沟槽连接部38可以在俯视时具有曲线形状。本例的虚设沟槽连接部38具有u字形。此外，虚设沟槽连接部38具有与虚设沟槽部30相同的结构。虚设沟槽连接部38可以看作是虚设沟槽部30的延长。虚设沟槽连接部38与虚设沟槽部30之间的边界可以是为了方便说明而所说的边界，实际上虚设沟槽连接部38与虚设沟槽部30可以连续。

在图1中，晶体管区70中的在x轴方向上被两个栅极沟槽部40夹着而设置的虚设沟槽部30可以只具有直线部，而不具有曲线形状的虚设沟槽连接部38。与此相对，二极管区80中的两个虚设沟槽部30的端部通过虚设沟槽连接部38而被连接。同样地，在栅极沟槽部40，位于边界区75附近的两个虚设沟槽部30的端部也通过虚设沟槽连接部38而被连接。但是，虚设沟槽部30的形状也可以不限于图1的例子。

本例的栅极沟槽部40具有沿y轴方向延伸的直线部分。在两个栅极沟槽部40的直线部分，直线部分的前端通过栅极沟槽连接部48而相互连接。栅极沟槽连接部48可以在俯视下具有曲线形状。本例的栅极沟槽连接部48具有u字形。此外，栅极沟槽连接部48可以具有与栅极沟槽部40相同的结构。栅极沟槽连接部48可以看作是栅极沟槽部40的延长。与虚设沟槽部30同样地，栅极沟槽连接部48与栅极沟槽部40之间的边界可以是为了方便说明而所说的边界。

栅极沟槽部40的栅极沟槽连接部48可以在y轴方向上比虚设沟槽部30的虚设沟槽连接部38更朝向栅极流道部51突出。如上所述，位于栅极沟槽部40的前端的栅极沟槽连接部48的栅极导电部可以与栅极流道部51连接。

阱区17从设置有栅极金属层50的有源区的端部开始以预定的范围形成。阱区17可以是第二导电型的掺杂区域。本例的阱区17是p+型的掺杂区域。

在本例中，阱区17在y轴方向的上端部与基区13的端部连接。阱区17的底部可以比栅极沟槽部40和虚设沟槽部30的底部深。栅极沟槽部40和虚设沟槽部30之中与栅极金属层50接近的一部分区域可以设置于阱区17内。在本例中，至少虚设沟槽部30的虚设沟槽连接部38和栅极沟槽部40的栅极沟槽连接部48的底部可以在深度方向上被阱区17覆盖。

在本例中，沟槽部、阱区17和栅极流道部51等被设置为在俯视时关于与x轴方向平行的预定的直线成线对称。在图1的例子中，位于纸面的+y轴方向的端部的虚设沟槽连接部38和栅极沟槽连接部48关于作为对称轴的预定的直线而与位于纸面的-y轴方向的端部的虚设沟槽连接部38和栅极沟槽连接部48成线对称。在本例中，在俯视图中，将靠近对称轴的位置称为内侧，将远离对称轴的位置称为外侧。

在本例中，在与y轴方向平行的方向上，在阱区17的内侧设置有基区13。基区13在与y轴方向平行的方向上在第一最外接触区15-1的外侧在表面露出。即，基区13在第一最外接触区15-1与阱区17之间在表面露出。基区13具有比阱区17或第一最外接触区15-1低的p型的掺杂浓度。本例的基区13是p-型的掺杂区域。

在本例中，晶体管区70的第一最外接触区15-1是多个接触区中的在与y轴方向平行的方向上位于最外侧的接触区14。在本例中，为了明确这两者的区别，按照第一最外接触区15-1、以及除第一最外接触区15-1以外的一个接触区14这样来区别。此外，在本例中，一个接触区14是指在y轴方向上被两个发射区12夹着的区域、或者是在y轴方向上被一个发射区12和第一最外接触区15-1夹着的区域。但是，本例的接触区14和第一最外接触区15-1都是p+型，具有相同的掺杂浓度。第一最外接触区15-1在y轴方向上的长度可以比一个接触区14在y轴方向上的长度长。在本例中，第一最外接触区15-1在y轴方向上的长度l15比除第一最外接触区15-1以外的各接触区14在y轴方向上的长度l14长。此外，在本例的晶体管区70和二极管区80，第一最外接触区15-1在y轴方向上的长度和位置相同。

在第一最外接触区15-1的内侧且在相邻的两个沟槽部之间，发射区12和接触区14可以在y轴方向上交替地设置。发射区12和接触区14各自的上表面在半导体基板的表面露出。发射区12可以是第一导电型的掺杂区域，接触区14可以是第二导电型的掺杂区域。在本例中，发射区12是n+型的掺杂区域。

在本例中，在半导体基板的表面露出的发射区12在y轴方向上的长度l12是1.6μm。另外，在本例中，在半导体基板的表面露出的接触区14在y轴方向上的长度l14是0.6μm。

在本例的晶体管区70中，在整个晶体管区70的预定的深度位置具有第一导电型的积累区16。本例的积累区16是n+型的掺杂区域。在图1中，用虚线表示设置有积累区16的范围。本例的积累区16沿与y轴方向平行的方向延伸，并在第一最外接触区15-1的下方终止。

如上所述，用于形成积累区16的掩模存在发生掩模下垂的情况或发生掩模图案的错位的情况。在将掩模在y轴方向上的端部设置于在表面露出的基区13的上方的情况下，存在p-型的基区13的一部分变为n型的情况。其结果是，基区13中的变成了n型的区域能够作为发射区12而发挥功能。由此，存在igbt的栅极阈值电压从最初的设计值偏离的情况。

在本例中，将该掩模的与y轴方向平行的方向上的端部设置为第一最外接触区15-1的上方。p+型的第一最外接触区15-1具有比p-型的基区13高的p型掺杂浓度。因此，即使离子注入用于形成积累区16的n型掺杂剂，与基区13相比，也更难以变为n型。这样，在本例中，防止在表面露出的基区13意外地变为n型的情况，因此能够防止栅极阈值电压从最初的设计值偏离的情况。

积累区16也可以在第一最外接触区15-1的y轴方向上的中央位置lm的近前处终止。即，积累区16可以在第一最外接触区15-1的中央位置lm的内侧终止。由此，能够设置积累区16并且能够更可靠地防止基区13的一部分变为n型的情况。

另外，在本例中，由于能够在中央位置lm的外侧的第一最外接触区15-1可靠地保留p+型区域，所以能够利用该被保留的第一最外接触区15-1来确保在半导体装置100关断时的空穴抽出作用。此外，在本例中，将第一最外接触区15-1在y轴方向上的长度设为l15。l15例如是25μm。

第一最外接触区15-1在y轴方向上的长度l15可以比接触区14在y轴方向上的长度l14长10倍以上。l15可以是l14的20倍以上，可以是30倍以上，也可以是40倍以上。

在本例中，l15是25μm，l14是0.6μm，因此l15是l14的约42倍。通过使l15比l14大足够多，从而能够防止基区13的一部分变为n型的情况，并且能够可靠地保留具有空穴抽出作用的p+型的第一最外接触区15-1。

另外，本例的积累区16在x轴方向上从晶体管区70向二极管区80延伸，并在边界虚设沟槽部60终止。本例的积累区16到达边界虚设沟槽部60的沟槽侧壁且距离晶体管区70的虚设沟槽部30最近的沟槽侧壁。由此，与积累区16越过边界虚设沟槽部60而设置到二极管区80的情况相比，能够抑制电荷从晶体管区70向二极管区80移动。

位于第一最外接触区15-1与阱区17之间的基区13在y轴方向上的长度l13可以比接触区14在y轴方向上的长度l14长10倍以上。l13可以是l14的20倍以上，可以是30倍以上，也可以是40倍以上。在本例中，l13是25μm，l14是0.6μm，因此l13是l14的约42倍。

通过使l13比l14大足够多，从而能够使位于第一最外接触区15-1与阱区17之间的基区13作为对于空穴来说的高电阻区来发挥功能。因此，能够抑制在二极管区80通电时积累在边缘终端结构的空穴-电子对的数量。因此，能够减少在二极管区80变为反向恢复状态时所发生的从边缘终端结构向二极管区80的电流集中。

l13也可以比l15短(l13<l15)。在该情况下，在关断时和反向恢复时等，能够提高抽出比接触孔54的长边方向(y轴方向)上的端部更靠外侧的空穴的效果。取而代之，l13也可以比l15长(l15<l13)。在该情况下，能够使比接触孔54的长边方向上的端部更靠外侧的空穴的浓度比接触孔54的下方的浓度低足够多。

本例的半导体基板在与x轴方向平行的方向上，从二极管区80起到晶体管区70的一部分为止具有第一缺陷区93。第一缺陷区93设置于半导体基板的表面附近的预定的深度位置。第一缺陷区93具有缩短载流子的寿命的功能。因此，第一缺陷区93也被称为寿命控制剂。作为一例，第一缺陷区93通过将氦离子从半导体基板的表面注入到预定的深度位置而形成。

通过在整个二极管区80设置第一缺陷区93，从而能够调整二极管区80中的载流子寿命。例如，能够缩短二极管区80中的载流子寿命。由此，能够减少反向恢复时的损失(eoff)。另外，在本例中，将第一缺陷区93从晶体管区70与二极管区80之间的边界区75起设置到与x轴方向平行地向晶体管区70侧前进150μm的位置。即，在晶体管区70局部地设置有第一缺陷区93。

在本例中，在晶体管区70的x轴方向上的全长的10％(＝150μm/1500μm)以上且30％(＝150μm/500μm)以下的范围设置第一缺陷区93。因此，即使从半导体基板的表面注入氦离子，也能够至少部分地减少对晶体管区70中的栅极绝缘膜等的损伤。因此，能够减少晶体管区70中的栅极阈值电压等的变动。另外，由于能够从半导体基板的表面注入离子，所以与从背面注入的情况相比，能够使离子被注入的深度位置变浅。因此，能够精度良好地控制第一缺陷区93的深度位置。

半导体基板在边界台面区65不具有发射区12，所述边界台面区65设置于边界虚设沟槽部60与设置于二极管区80且离边界区75最近的虚设沟槽部30之间。在该边界台面区65设置有基区13和接触区14。离边界区75最近的虚设沟槽部30是第一虚设沟槽部30的一例。

设置于该边界台面区65的扩展接触区14-e在与y轴方向平行的方向上比晶体管区70的接触区14延伸得更长。在本例中，扩展接触区14-e与在晶体管区70中从在y轴方向上分开的一个第一最外接触区15-1的外侧起到其他的第一最外接触区15-1的外侧为止的距离相同。扩展接触区14-e可以看作是接触区14沿y轴方向扩展了的区域。扩展接触区14-e可以具有与接触区14相同的p型掺杂浓度。

发射电极52通过沿y轴方向延伸的接触孔54而与该扩展接触区14连接。由此，与不设置扩展接触区14的情况相比，能够增加发射电极52与接触区14的接触面积。在本例中，与不设置扩展接触区14的情况相比，在容易抽出关断时的空穴这一点上更有利。

图2是表示图1的a-a剖面的图。a-a剖面与y-z面平行，是通过沿y轴方向延伸的接触孔54的剖面。如图2所示，本例的半导体装置100具有半导体基板10、层间绝缘膜28、栅极金属层50、发射电极52和集电电极24。本例的发射电极52设置于半导体基板10和层间绝缘膜28的表面92上。

此外，半导体基板10的背面94是指表面92的相反侧的面。半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓基板。集电电极24与半导体基板10的背面94接触地设置。集电电极24由金属等导电材料形成。

半导体基板10包含集电区22、缓冲区20和漂移区18。集电区22是第二导电型的掺杂区域。本例的集电区22是p+型的掺杂区域。集电区22的下表面可以在半导体基板10的背面94露出。在本例中，集电区22的下表面与半导体基板10的背面94对应。在集电区22的上表面设置有缓冲区20。

缓冲区20是第一导电型的掺杂区域。本例的缓冲区20具有在z轴方向上分离地设置的多个n型掺杂浓度的峰。例如，缓冲区20在z轴方向上分离地具有三个以上峰。在一例中，可以在从半导体基板10的背面94离子注入质子时，对加速能量进行调节以使得在深度方向上射程不同，从而形成多个n型掺杂浓度的峰。

在本例中，缓冲区20的n型掺杂浓度比漂移区18的n型掺杂浓度高。此外，漂移区18是位于缓冲区20的上表面的n型的掺杂区域。缓冲区20可以作为防止从基区13的下表面扩展的耗尽层到达p+型的集电区22和n+型的阴极区的截止层而发挥功能。

在缓冲区20与集电区22的边界附近可以设置有第二缺陷区95。在本例中，在该边界附近的缓冲区20内设置有第二缺陷区95。第二缺陷区95与第一缺陷区93同样地具有缩短载流子的寿命的功能。此外，在图2中，在第一缺陷区93和第二缺陷区95标记“×”来表示。作为一例，第二缺陷区95通过将氦离子从半导体基板10的背面94注入到预定的深度位置而形成。预定的深度位置例如是从背面94往上10μm的位置。预定的深度位置可以是预定的加速能量下的平均射程。

阱区17和基区13设置于漂移区18上。阱区17设置于比基区13深的位置。本例的阱区17从表面92形成到比沟槽部的下端深的位置。

积累区16具有比漂移区18高的n型掺杂浓度。通过在基区13与漂移区18之间设置积累区16，从而能够提高载流子注入促进效果(ie效果)，能够降低igbt的导通电压(von)。另外，在本例中，由于将积累区16的y轴方向上的端部设置于p+型的第一最外接触区15-1的下方，所以即使发生上述的掩模下垂或掩模图案的错位，也能够防止在表面92露出的基区13意外地变为n型的情况。

在本例中，第一缺陷区93设置于在深度方向上比半导体基板10的背面94更靠积累区16的预定的深度位置。在图2中，第一缺陷区93主要设置于漂移区18和阱区17。第一缺陷区93也可以在深度方向上与积累区16局部重叠。利用第一缺陷区93，不仅在二极管区80的背面94，在表面92附近也能够控制载流子寿命。

在第一最外接触区15-1的内侧(图2中-y轴方向)，发射区12和接触区14在y轴方向上交替地设置。发射区12和接触区14在深度方向上设置于基区13上。在本例中，距离表面92由近到远的顺序是发射区12、基区13、积累区16和漂移区18。即，发射区12和接触区14设置于漂移区18的上方。

层间绝缘膜28设置于半导体基板10的表面92上。设置于层间绝缘膜28的接触孔54在接触区14和发射区12上沿y轴方向延伸。本例的接触孔54设置到第一最外接触区15-1上。由此，与仅在接触区14设置接触孔54的情况相比，关断时的空穴抽出变得更容易。

发射电极52通过接触孔54与发射区12、接触区14和第一最外接触区15-1连接。但是，如上所述，也可以在接触孔54内设置插塞。通过设置插塞，从而与没有插塞的情况相比，能够降低发射电极52与接触区14和第一最外接触区15-1的接触电阻。

栅极沟槽部40具有设置于半导体基板10的表面92附近的栅极绝缘膜42、栅极导电部44和栅极沟槽46。栅极绝缘膜42覆盖栅极沟槽46的内壁而形成。栅极绝缘膜42也可以通过将栅极沟槽46的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽46的内部形成于栅极绝缘膜42的内侧。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由添加有掺杂剂的多晶硅等导电材料形成。

本例的半导体装置100在层间绝缘膜28与表面92之间具有氧化膜26。氧化膜26可以与设置于沟槽部的氧化膜在相同时间形成。在图2中，栅极沟槽部40的栅极绝缘膜42和表面92上的氧化膜26可以是通过将硅基板热氧化而形成的二氧化硅膜。

栅极流道部51可以设置于z轴方向上的氧化膜26与层间绝缘膜28之间。栅极流道部51可以通过设置于层间绝缘膜28的接触孔55与栅极金属层50连接。

在y轴方向上，第一最外接触区15-1的靠栅极金属层50侧(即外侧)的端部与第一最外接触区15-1上的接触孔54的外侧的端部之间的长度la可以比接触孔54的外侧的端部与积累区16的外侧的端部之间的长度lb短。另外，在y轴方向上，积累区16的外侧的端部与最外的发射区12的外侧的端部之间的长度lc和上述长度la之和可以比长度lb短(la+lc<lb)。积累区16具有阻碍空穴的排出的影响。因此，通过使lb比la长，而且比la+lc长，从而能够使积累区16对空穴的排出的影响足够小。

图3是表示图1的b-b剖面的图。b-b剖面与x-z面平行，是通过晶体管区70的接触区14的剖面。集电电极24、缓冲区20、漂移区18和第二缺陷区95设置于晶体管区70和二极管区80。在图3中，在晶体管区70和二极管区80设置有p+型的集电区22。

沟槽部从半导体基板10的表面92沿深度方向延伸并到达漂移区18。与栅极沟槽部40同样地，虚设沟槽部30和边界虚设沟槽部60具有虚设沟槽绝缘膜32、虚设导电部34和虚设沟槽36。虚设沟槽绝缘膜32、虚设导电部34和虚设沟槽36可以分别与栅极绝缘膜42、栅极导电部44和栅极沟槽46同样地形成。

在本例中，将x轴方向上的各沟槽部之间的区域称为台面区。在图3中，晶体管区70中的台面区具有积累区16、基区13和接触区14。与此相对，二极管区80中的台面区具有基区13和高浓度接触区19。

在本例中，二极管区80的高浓度接触区19在深度方向上设置于比晶体管区70中的接触区14浅的位置。即，高浓度接触区19的底部比晶体管区70中的接触区14和第一最外接触区15-1的底部更靠近表面92。高浓度接触区19可以具有比晶体管区70中的接触区14高的p型的掺杂浓度。本例的高浓度接触区19是p++型。与p+型的接触区14相比，p++型的高浓度接触区19能够降低二极管区80中的阳极与发射电极52的接触电阻。

另外，第一缺陷区93在预定的深度位置设置于整个二极管区80和晶体管区70的一部分。在本例的晶体管区70，在正下方设置有第一缺陷区93的栅极沟槽部40的数量不超过两个。此外，也可以从二极管区80起到距离边界区75第二近的晶体管区70的虚设沟槽部30与距离边界区75最近的栅极沟槽部40之间为止设置第一缺陷区93。

通过设置第一缺陷区93，栅极沟槽部40的栅极阈值电压能够从预定值变动。但是，在本例中，不在整个晶体管区70设置第一缺陷区93，而仅在晶体管区70的一部分设置第一缺陷区93。由此，能够在整个二极管区80的预定的深度位置可靠地设置第一缺陷区93，并且在晶体管区70中能够减少栅极阈值电压从预定值变更的区域。

图4是表示图1的c-c剖面的图。c-c剖面与x-z面平行，是通过晶体管区70的发射区12和二极管区80的阴极区82的剖面。在晶体管区70中的两个沟槽部间的台面区，发射区12在表面92露出。但是，在边界虚设沟槽部60与距离边界区75最近的虚设沟槽部30之间的边界台面区65，扩展接触区14-e在表面92露出。另外，在二极管区80的背面94设置有阴极区82。这一点与图3不同。

在本说明书中，晶体管区70是指集电区22在半导体基板10的背面94露出而设置的区域。此外，在晶体管区70中，发射区12在表面92露出而设置，但在与边界虚设沟槽部60接触的边界台面区65，扩展接触区14-e在表面92露出。另外，二极管区80是指未在半导体基板10的表面92露出地设置发射区12、并且在半导体基板10的背面94露出地设置有阴极区82的区域。但是，在下述说明中，虽然在二极管区80的y方向上的两端部侧未形成阴极区82而设置有集电区22，但也可以作为二极管区80。

在图1中，阴极区82可以沿y方向充分离开第一最外接触区15-1而形成。尤其是，阴极区82的靠栅极金属层50侧的端部的位置与第一最外接触区15-1之间的y方向上的长度l1c可以比l15长(l1c>l15)。另外，l1c可以比l15的5倍长，也可以比l15的10倍长。另外，l1c可以比l13与l15相加的值长(l1c>l13+l15)。或者，l1c可以比漂移区18中的空穴的载流子扩散长度lh与l15之和长(l1c>lh+l15)。进一步，可以是l1c>lh+l15+l13。

在二极管区80中，由于第一最外接触区15-1的浓度比基区13高，所以可能向漂移区18注入过剩的空穴。通过使阴极区82比第一最外接触区15-1更远离，从而能够抑制来自第一最外接触区15-1的过剩的空穴的注入。通过使l1c比l15长，从而能够进一步加强空穴注入的抑制效果。通过使l1c比l13+l15长，从而能够排除对第一最外接触区15-1的外侧的阱区17的注入的影响。通过使l1c比lh+l15长，从而能够使第一最外接触区15-1的长度l15相对于l1c的比例足够小，能够增强空穴注入的抑制。

图5是比较例中的与图1的c-c剖面对应的剖视图。在图5中，一起示出了半导体装置100制造时所使用的掩模200。此外，为了使图容易看，在

图5中省略了表面92上的结构。掩模200具有主体区域210和端部区域220，所述主体区域210具有一定的厚度，所述端部区域220位于掩模200的端部，掩模的端部的上表面向下方下沉并且沿水平方向扩展(发生所谓的掩模下垂)。

理想的是，掩模200在x-y平面上的端部在边界区75相对于表面92垂直地形成。该理想的端部的位置用虚线表示。但是，实际上，在使用光致抗蚀剂作为掩模200的材料的情况下，在掩模200的端部可能发生掩模下垂(也称为抗蚀剂下垂)。在发生了掩模下垂的端部区域220位于栅极沟槽部40与虚设沟槽部30之间的台面区上的情况下，积累区16可能形成得比预定的深度浅。作为一例，如图5所示，在深度方向上在发射区12与基区13之间形成n+型的区域。

与此相对，在第一实施方式的例子中，使掩模200在边界区75附近终止。由此，虽然在晶体管区70的预定的深度位置形成积累区16，但在二极管区80不形成积累区16。即，使积累区16在边界虚设沟槽部60终止。由此，能够抑制晶体管区70中的栅极阈值电压的变动。

此外，在第一实施方式的例子中，设置在与边界区75接触的边界台面区65的上表面露出的扩展接触区14-e。由此，即使发生了掩模下垂的端部区域220位于边界区75上，也能够防止在表面92形成n型区域。另外，通过防止形成该n型区域，从而能够防止半导体装置100的闩锁耐受性下降。在发生了掩模图案的错位的情况下也能够得到同样的效果。

图6是表示集电极电流ic相对于栅极阈值电压vg的模拟结果的图。横轴是供给于栅极金属层50的栅极电位vg[v]。纵轴是从集电电极24向发射电极52流动的集电极电流ic[a]。在本模拟中，增加栅极电位vg并测量从集电电极24向发射电极52流动的集电极电流ic。

虚线是图5的比较例的vg-ic曲线。在比较例中，在vg＝约1[v]处，ic开始上升。并且，在从vg＝约2[v]到vg＝约5[v]处，ic缓慢地增加。ic在上述vg的范围内也是向上凸的曲线。像这样，在比较例中，栅极阈值电压难以确定为预定的电压值。在比较例中，也可以说栅极阈值电压从预定的电压发生变动。

实线是第一实施方式的vg-ic曲线。在第一实施方式中，在从vg＝约4[v]到vg＝约6.5[v]处，ic以线性且急剧地增加。像这样，在第一实施方式中，在vg＝约4[v]以上且vg＝约6.5[v]以下的范围内，能够将栅极阈值电压确定为预定的电压值。在第一实施方式中，也可以说能够抑制栅极阈值电压的变动。

图7是第二实施方式的与图1的c-c剖面对应的剖视图。在本例中，积累区16在距离边界虚设沟槽部60最近的虚设沟槽部30与边界虚设沟槽部60之间终止。即，积累区16的x轴方向上的端部设置于距离边界虚设沟槽部60最接近的晶体管区70的边界台面区65。这一点与第一实施方式不同。

在本例中，由于能够将栅极沟槽部40附近的积累区16的深度位置设为预定的深度，所以能够抑制晶体管区70中的栅极阈值电压的变动。除此以外，在本例中，与不仅在晶体管区70而且在二极管区80也设置积累区16的情况相比，能够抑制电荷从晶体管区70向二极管区80的移动。此外，在另一例中，积累区16的端部区域也可以随着靠近边界区75而变浅。该方式在图7中用虚线表示。像这样，积累区16的x轴方向上的端部区域可以随着靠近边界区75而连续地变浅。

图8是表示第三实施方式的图1的a-a剖面的图。积累区16的y轴方向上的端部可以在第一最外接触区15-1的z轴方向上的下部浅。积累区16的y轴方向上的端部浅是指，积累区16的y轴方向上的端部的峰位置比积累区16的发射区12与接触区14交替配置的区域的下部的z轴方向上的深度的峰位置更靠近半导体基板10的表面侧。此外，相对较浅的积累区16的y轴方向上的端部可以位于第一最外接触区15-1的底面且位于接触孔54的靠栅极金属层50侧(即外侧)的端部与积累区16的外侧的端部之间的长度lb的区域的下部。如果积累区16的y轴方向上的端部位于第一最外接触区15-1的z轴方向上的下部，则能够防止闩锁耐受性下降。即使在发生了掩模图案的错位的情况下也能够得到同样的效果。

图9是表示二极管区80的变形例的图。在本例中，二极管区80和边界台面区65中的积累区16比晶体管区70中的积累区16更向y轴方向突出。更具体来说，二极管区80和边界台面区65中的积累区16的外侧的端部29-2比除边界台面区65以外的晶体管区70中的积累区16的外侧的端部29-1在y轴方向上更位于外侧。此外，边界台面区65是与边界虚设沟槽部60相接的晶体管区70的台面区。

在本例中，晶体管区70(除边界台面区65以外)具有第一最外接触区15-1。与此相比，二极管区80具有第二最外接触区15-2，所述第二最外接触区15-2在y轴方向上的长度与晶体管区70中的第一最外接触区15-1在y轴方向上的长度不同。另外，在本例中，二极管区80和边界台面区65中的积累区16位于比第二最外接触区15-2和扩展接触区14-e更靠外侧的位置。即，在本例中，积累区16比共同为p+型的第二最外接触区15-2和扩展接触区14-e更向外侧突出。像这样，在本例中，由于将积累区16设置于第二最外接触区15-2和扩展接触区14-e的整个x-y平面的下方，所以与第一实施方式至第三实施方式相比，能够抑制空穴从这些p+型的区域向阴极区82过剩地注入的情况。

在本例中，第二最外接触区15-2的内侧的端部27-2的位置与第一最外接触区15-1的内侧的端部27-1的位置在y轴方向上一致。与此相对，第二最外接触区15-2的外侧的端部25-2比第一最外接触区15-1的外侧的端部25-1在y轴方向上更位于外侧。该情况在图9中表示为δy。另外，在y轴方向上，第二最外接触区15-2的长度l15’比第一最外接触区15-1的长度l15长。即，在各台面区的x轴方向上的宽度在晶体管区70和二极管区80中相同的情况下，第二最外接触区15-2的面积比第一最外接触区15-1的面积大。

但是，在本例中，长度lc’比长度lc大，所述长度lc’是y轴方向上的从第二最外接触区15-2的内侧的端部27-2起到积累区16的外侧的端部29-2为止的长度，长度lc是的y轴方向上的从第一最外接触区15-1的内侧的端部27-1起到积累区16的外侧的端部29-1的长度。这样，在本例中，通过使都为p+型的第二最外接触区15-2和扩展接触区14-e与积累区16的重叠面积比第一最外接触区15-1与积累区16的重叠面积大，从而能够抑制向阴极区82注入过剩的空穴。

另外，在本例中，从阴极区82的外侧的端部起到第二最外接触区15-2的内侧的端部27-2为止的y轴方向上的长度与上述实施方式同样是l1c。但是，长度l1c比y轴方向上的第二最外接触区15-2的长度l15’长。因此，与长度l1c比长度l15’短的情况相比，能够减少从第二最外接触区15-2向阴极区82流动的空穴的量。

图10是表示图9的d-d剖面的图。d-d剖面与y-z面平行，是通过在二极管区80中沿y轴方向延伸的接触孔54的剖面。在图10中，明确示出了阴极区82、第二最外接触区15-2的长度l15’、从第二最外接触区15-2的内侧的端部27-2起到积累区16的外侧的端部25-2为止的长度lc’、阴极区82的外侧的端部与第二最外接触区15-2的内侧的端部27-2之间的y轴方向上的长度l1c。此外，二极管区80的长度l15’比晶体管区70的长度l15大，二极管区80的长度lc’比晶体管区70的长度lc大。此外，本例中的二极管区80的台面区在接触孔54的正下方不具有p++型的高浓度接触区19。但是，与第一至第三实施方式同样地，二极管区80的台面区也可以具有高浓度接触区19。

以上，利用实施方式说明了本发明，但本发明的技术范围不限于上述实施方式所记载的范围。对于上述实施方式能够追加各种变更或改良，这对本领域技术人员来说是显而易见的。这些追加了变更或改良的形态也包含在本发明的技术范围内。

应该注意的是，关于在权利要求、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序，只要没有特别明确表示“之前”、“先于”等，并且没有将在前的处理的输出用于在后的处理，则能够以任意的顺序来实现。关于权利要求、说明书和附图中的动作流程，即使为了便于说明而使用了“首先”、“然后”等进行说明，也并不意味着必须按照该顺序来实施。