技术特征：
技术总结
半导体制造装置用构件(10)中，由于透气性塞子(30)的表面中至少与粘结层(38)接触的部分为致密质层(36)，因此粘结剂浆料不易渗入至透气性塞子(30)。因此，可以将设置于透气性塞子(30)的致密质层(36)与塞子室(31)的壁面之间以不产生将细孔侧空间(29)与气体供给孔侧空间(43)连通的间隙的方式用粘结层(38)填充，能够抑制从静电卡盘(20)侧贯通粘结层(38)至冷却板(40)侧的间隙的产生。这样操作，能够防止半导体制造装置用构件(10)中与晶片(W)之间发生放电。
技术研发人员：高崎秀明
受保护的技术使用者：日本碍子株式会社
技术研发日：2018.06.13
技术公布日：2019.06.14