半导体制造装置用构件及其制造方法与流程

本发明涉及半导体制造装置用构件及其制造方法。

背景技术：

一直以来，已知在冷却板上设置有具有晶片载置面的静电卡盘的半导体制造装置用构件。作为这样的半导体制造装置用构件，还已知以从载置于静电卡盘的晶片除去热为目的，使氦气(he)等背侧气体(backsidegas)流过晶片背面的构件。考虑了在这样的半导体制造装置用构件中，具备：从冷却板中的接合于静电卡盘的接合面贯通至与该接合面相反侧的面的气体供给孔、从静电卡盘中的与气体供给孔相对的面朝向晶片载置面形成的沉孔、从该沉孔的底面贯通至晶片载置面的细孔、以及填充于沉孔的透气性塞子(例如参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2013-232640号公报

技术实现要素：

发明所要解决的课题

可是，在沉孔配置透气性塞子时，有时在透气性塞子的外周面涂布粘结剂浆料之后插入沉孔。然而，在该情况下，粘结剂浆料渗入至透气性塞子的外周面而不能将透气性塞子与凹部之间用粘结层完全填充，有产生从静电卡盘侧贯通粘结层至冷却板侧的间隙的担忧。如果产生这样的间隙，则在使用时有时会通过该间隙而与晶片之间发生放电。如果与晶片之间发生放电，则在晶片上会产生放电痕迹，不仅成为微粒等的原因，而且有时也会破坏晶片上的电路，因此不优选。

本发明是为了解决这样的课题而提出的，其主要目的在于防止半导体制造装置用构件中与晶片之间发生放电。

用于解决课题的方法

本发明的半导体制造装置用构件是绝缘性的静电卡盘与导电性的冷却板接合而成的半导体制造装置用构件，所述绝缘性的静电卡盘具有晶片载置面且设置有在厚度方向上贯通的细孔，所述导电性的冷却板设置有在厚度方向上贯通的气体供给孔，所述半导体制造装置用构件具备：

塞子室，其由静电卡盘侧凹部和冷却板侧凹部中的至少一者构成，并与上述细孔和上述气体供给孔连通，所述静电卡盘侧凹部从上述静电卡盘中的与上述晶片载置面相反侧的面朝向上述晶片载置面设置而成，所述冷却板侧凹部从上述冷却板中的与上述静电卡盘相对的相对面朝向与该相对面相反侧的面设置而成；

多孔质且绝缘性的透气性塞子，其配置于上述塞子室；

环状的致密质层，其以将上述透气性塞子的表面分离成包含与上述细孔相对的部分且不直接面向上述冷却板的细孔侧表面、和包含与上述气体供给孔相对的部分的气体供给孔侧表面的方式，设置于上述透气性塞子的表面；以及

粘结层，其填充于上述致密质层与上述塞子室的壁面之间。

这里，所谓“致密质”，是指与透气性塞子的多孔质部分相比，具有粘结剂浆料难以渗透的程度的致密性。另外，如果具有粘结剂浆料不渗透的程度的致密性，则更好。

本发明的半导体制造装置用构件中，透气性塞子的表面中至少与粘结层接触的部分为致密质层，因此粘结剂浆料难以渗入至透气性塞子。因此，能够以不产生将不直接面向冷却板的细孔侧空间与气体供给孔侧空间连通的间隙的方式，将设置于透气性塞子的致密质层与塞子室的壁面之间用粘结层填充。即，能够抑制从静电卡盘侧贯通粘结层至冷却板侧的间隙的产生。这样操作，能够防止在半导体制造装置用构件中与晶片之间发生放电。

本发明的半导体制造装置用构件中，上述致密质层可以为耐热树脂膜。这样操作的话，能够比较容易地制作致密质层。上述耐热树脂膜可以为氟系树脂膜或聚酰亚胺系树脂膜。

本发明的半导体制造装置用构件中，上述致密质层可以为喷镀膜。这样操作也能够比较容易地制作致密质层。上述喷镀膜可以为与上述透气性塞子相同的材质。

本发明的半导体制造装置用构件中，上述塞子室可以至少具有上述静电卡盘侧凹部，上述致密质层可以设置于上述透气性塞子的侧面中的面向上述静电卡盘侧凹部的壁面的位置。这样操作的话，由于粘结层环状地设置于透气性塞子的侧面与静电卡盘侧凹部的壁面之间，因此透气性塞子以稳定的状态被固定于塞子室。

本发明的半导体制造装置用构件中，上述塞子室可以由上述冷却板侧凹部构成。

本发明的半导体制造装置用构件的制造方法是制造上述半导体制造装置用构件的方法，其包括下述工序：

(a)准备彼此接合之前的上述静电卡盘和上述冷却板，并且准备配置于上述塞子室之前且设置上述致密质层之前的上述透气性塞子的工序；

(b)在上述透气性塞子设置上述致密质层之后，在上述透气性塞子的上述致密质层涂布粘结剂浆料，然后，将上述透气性塞子配置于之后成为塞子室的预定的部位，使上述致密质层与上述部位的壁面之间的上述粘结剂浆料固化，从而形成上述粘结层的工序；以及

(c)将上述静电卡盘与上述冷却板彼此接合的工序。

本发明的半导体制造装置用构件的制造方法中，由于在透气性塞子的表面设置致密质层之后，在透气性塞子的致密质层涂布粘结剂浆料，因此粘结剂浆料不易渗入至透气性塞子。因此，在将涂布有粘结剂浆料的透气性塞子配置于之后成为塞子室的预定的部位，组装半导体制造装置用构件时，设置于透气性塞子的致密质层与塞子室的壁面之间以不产生将细孔侧空间与气体供给孔侧空间连通的间隙的方式被粘结层所填充。即，能够抑制从静电卡盘侧贯通粘结层至冷却板侧的间隙的产生。这样操作，能够防止在半导体制造装置用构件中与晶片之间发生放电。

附图说明

图1为半导体制造装置用构件10的纵截面图。

图2为图1的a部放大图。

图3为图2的b-b截面图。

图4为半导体制造装置用构件10的制造工序图。

图5为半导体制造装置用构件10b的与图2对应的放大图。

图6为半导体制造装置用构件10c的与图2对应的放大图。

图7为半导体制造装置用构件110的与图2对应的放大图。

图8为半导体制造装置用构件210的与图2对应的放大图。

图9为比较方式的半导体制造装置用构件60中的与图2对应的放大图。

图10为图9的c-c截面图。

具体实施方式

关于本发明的优选的一个实施方式，使用附图进行说明。图1为半导体制造装置用构件10的纵截面图，图2为图1的a部放大图，图3为图2的b-b截面图(将半导体制造装置用构件10的主视图(整体图)用图2的b-b切断线切断时的截面图)。

半导体制造装置用构件10是具有晶片载置面22的绝缘性的静电卡盘20设置于导电性的冷却板40上的构件。半导体制造装置用构件10的内部设置有塞子室31，配置有由绝缘材料形成的多孔质的透气性塞子30。在晶片载置面22载置有待实施等离子体处理的晶片w。

静电卡盘20是氧化铝等陶瓷制的致密的圆盘状的构件，埋设有未图示的静电电极。静电卡盘20具有沉孔(静电卡盘侧凹部)26，以及与该沉孔26连通的细孔28。沉孔26从与晶片载置面22相反侧的面24朝向晶片载置面22而形成。此外，沉孔26的内部空间成为圆筒形。细孔28与沉孔26相比孔径小，并从晶片载置面22贯通至沉孔26的上底27。即，细孔28在厚度方向上贯通静电卡盘20。

冷却板40为铝等金属制的圆盘状的构件，具有气体供给孔42。该气体供给孔42从冷却板40中的与静电卡盘20相对的相对面44贯通至与该相对面44相反侧的面46。气体供给孔42形成于与沉孔26相对的位置，气体供给孔42与沉孔26连通。

塞子室31由沉孔26形成。沉孔26与细孔28和气体供给孔42连通，因此塞子室31也与细孔28和气体供给孔42连通。

透气性塞子30为多孔质材料制的圆柱构件。作为透气性塞子30，可举出例如，将绝缘性的陶瓷微细地粉碎，将所得的陶瓷以具有透气性的方式用无机粘结剂黏在一起而成的塞子，或陶瓷的多孔质体等。进一步，可以为玻璃纤维、耐热性特氟隆树脂海绵等。陶瓷多孔质体易于形成非常微细的通气孔，因此优选。

致密质层36以将透气性塞子30的表面分离成包含与细孔28相对的部分且不直接面向冷却板40的细孔侧表面47、和包含与气体供给孔42相对的部分的气体供给孔侧表面48的方式，环状地设置于透气性塞子30的表面。这里，将透气性塞子30的外周面32的整面设为致密质层36。致密质层36与透气性塞子30的多孔质部分相比，粘结剂浆料不易渗透。致密质层36例如为设置于透气性塞子30的耐热树脂膜、喷镀膜等。通过使耐热树脂膜密合、或形成喷镀膜，从而能够比较容易地制作致密质层36。作为耐热树脂膜，优选为特氟隆(特氟隆为注册商标)那样的氟系树脂膜、聚酰亚胺系树脂膜等。它们具有静电卡盘所要求的200℃以上的耐热性，即使在真空下使用也不易产生气体，因此优选。喷镀膜与透气性塞子30可以为相同材质，例如在透气性塞子30为氧化铝的情况下，喷镀膜也可以为氧化铝。如果为相同材质，则热膨胀差小，即使经受热循环，两者之间也不易产生裂缝、剥离等。致密质层36的厚度优选为不大幅损害透气性塞子30的透气性的程度，例如，优选为透气性塞子30的直径的1/10以下等。

粘结层38被填充至设置于透气性塞子30的外周面32的致密质层36与设置于静电卡盘20的沉孔26的侧面(塞子室31的壁面)25之间。透气性塞子30与沉孔26介由粘结层38粘结。这里，粘结层38遍及透气性塞子30的外周的整周而设置。通过该粘结层38，从而透气性塞子30的周围的空间被分离成细孔侧空间29和气体供给孔侧空间43，细孔侧空间29不面向冷却板40。作为粘结层38，可举出例如环氧系粘结剂等。它们具有静电卡盘所要求的200℃以上的耐热性，即使在真空下使用也不易产生气体，因此优选。具有200℃以上的耐热性的粘结剂的粘度比较低，如果没有致密质层36，则易于渗透至透气性塞子30的内部。

冷却板40与静电卡盘20介由绝缘性的接合片材50接合。在接合片材50中的与气体供给孔42相对的部分开有贯通孔52。

这样的半导体制造装置用构件10设置于未图示的腔内。而且，在晶片载置面22载置晶片w，对未图示的静电电极施加直流电压，使晶片w吸附于晶片载置面22。此外，通过向腔室内导入原料气体，并且对冷却板40施加用于建立等离子体的rf电压，从而使等离子体产生而进行晶片w的处理。此时，在气体供给孔42中，从储气瓶(未图示)导入氦气等背侧气体。背侧气体通过气体供给孔42、塞子室31内的透气性塞子30、细孔28而供给至晶片w的背面54。

接下来，对于半导体制造装置用构件10的制造方法的一例，基于图4进行说明。图4为半导体制造装置用构件10的制造工序图。首先，准备彼此接合之前的静电卡盘20和冷却板40，并且准备配置于塞子室31之前且设置致密质层36之前的透气性塞子30(工序(a))。接下来，在透气性塞子30设置致密质层36之后，在该致密质层36涂布粘结剂浆料39，然后，将透气性塞子30配置于之后成为塞子室31的沉孔26，使致密质层36与沉孔26的侧面25之间的粘结剂浆料39固化，从而形成粘结层38(工序(b))。接着，将静电卡盘20与冷却板40介由接合片材50彼此接合(工序(c))。这样操作获得的半导体制造装置用构件10中，至少与粘结层38接触的部分(设为粘结层接触部分33)成为致密质。

作为设置致密质层36的方法，例如，优选为在透气性塞子30的表面覆盖耐热树脂制的管、片材，通过热风加热、炉内加热使耐热树脂膜密合的方法；通过喷镀在透气性塞子30的表面形成喷镀膜的方法等。也可以为在透气性塞子30的表面涂布高粘度的耐热树脂浆料而使耐热树脂膜密合的方法，但使用耐热树脂制的管、片材的方法或喷镀时，致密质层36的材料更不易渗入至透气性塞子30，因此优选。耐热树脂制的管、片材如果为热收缩管、热收缩片材，则能够更容易地使耐热树脂膜与透气性塞子30的外周面密合，因此优选。作为耐热树脂制的管、片材，优选为特氟隆那样的氟系树脂制的管、片材；聚酰亚胺系树脂制的管、片材，更优选为氟系树脂制的管、片材。作为喷镀材，可以为与透气性塞子30相同的材质，例如在透气性塞子30为氧化铝的情况下，喷镀膜也可以为氧化铝。作为粘结剂浆料39，可举出例如环氧系粘结剂等。

根据以上说明的本实施方式的半导体制造装置用构件10，由于透气性塞子30的表面中至少与粘结层38接触的部分为致密质层36，因此粘结剂浆料不易渗入至透气性塞子30。因此，能够以不产生将不直接面向冷却板40的细孔侧空间29与气体供给孔侧空间43连通的间隙的方式，将设置于透气性塞子30的致密质层36与塞子室31的壁面之间用粘结层38填充。即，能够抑制从静电卡盘20侧贯通粘结层38至冷却板40侧的间隙的产生，放电路径被粘结层38阻断。这样操作，能够防止在半导体制造装置用构件10中与晶片w之间发生放电。

此外，根据本实施方式的半导体制造装置用构件10的制造方法，由于在透气性塞子30的表面中至少与粘结层38接触的部分设置致密质层36之后，在致密质层36涂布粘结剂浆料39，因此粘结剂浆料39不易渗入至透气性塞子30。因此，在将涂布有粘结剂浆料39的透气性塞子30配置于之后成为塞子室31的沉孔26，组装半导体制造装置用构件10时，设置于透气性塞子30的致密质层36与塞子室31的壁面之间，以不产生将细孔侧空间29与气体供给孔侧空间43连通的间隙的方式被粘结层38填充。即，能够抑制从静电卡盘20侧贯通粘结层38至冷却板40侧的间隙的产生。这样操作，能够防止在半导体制造装置用构件10中与晶片w之间发生放电。

另外，不言而喻，本发明不受上述实施方式的任何限定，只要属于本发明的技术范围，就可以以各种方式来实施。

例如，在上述实施方式中，致密质层36设置于透气性塞子30的外周面32，但如图5所示，也可以设置于透气性塞子30的上表面34。图5为作为半导体制造装置用构件10的其他例的半导体制造装置用构件10b的与图2对应的放大图。图5中，对于与半导体制造装置用构件10相同的构成，附上相同的符号并省略说明(以下的其他例中也同样)。这里，在透气性塞子30的上表面34，以包围与细孔28相对的部分的方式环状地设置致密质层36b。粘结层38b被填充至设置于透气性塞子30的上表面34的致密质层36b与设置于静电卡盘20的沉孔26的上底(塞子室31的壁面)27之间。通过该粘结层38b，透气性塞子30的周围的空间被分离成细孔侧空间29和气体供给孔侧空间43，细孔侧空间29、细孔侧表面47不面向冷却板40。这样的半导体制造装置用构件10b，也与上述实施方式同样，能够防止与晶片之间发生放电。

例如，在上述实施方式中，致密质层36设置于透气性塞子30的外周面32，但如图6所示，也可以设置于透气性塞子30的下表面35。图6为作为半导体制造装置用构件10的其他例的半导体制造装置用构件10c的与图2对应的放大图。这里，在透气性塞子30的下表面35，以包围与气体供给孔42相对的部分的方式环状地设置致密质层36c。粘结层38c被填充至设置于透气性塞子30的下表面35的致密质层36c与冷却板40的相对面(塞子室31的壁面)44之间。通过该粘结层38c，透气性塞子30的周围的空间被分离成细孔侧空间29与气体供给孔侧空间43。在细孔侧空间29与冷却板40之间设置有绝缘性的接合片材50，因此细孔侧空间29、细孔侧表面47不直接面向冷却板40。这样的半导体制造装置用构件10c，也与上述实施方式同样，能够防止与晶片之间发生放电。

例如，上述实施方式中，塞子室31由设置于静电卡盘20的沉孔26构成，但如图7所示，也可以由设置于静电卡盘20的沉孔26和设置于冷却板140的沉孔(冷却板侧凹部)148构成。图7为作为半导体制造装置用构件10的其他例的半导体制造装置用构件110的与图2对应的放大图。这样的半导体制造装置用构件110，也与上述实施方式同样，能够防止与晶片之间发生放电。如图5所示的其他例那样，在半导体制造装置用构件110中，致密质层36和粘结层38也可以设置于透气性塞子30的上表面34。

例如，在上述实施方式中，塞子室31由设置于静电卡盘20的沉孔26构成，但如图8所示，也可以代替设置于静电卡盘20的沉孔26，由设置于冷却板140的沉孔148构成。图8为作为半导体制造装置用构件10的其他例的半导体制造装置用构件210的与图2对应的放大图。该半导体制造装置用构件210中，在透气性塞子30的上表面34，以包围与细孔228相对的部分的方式环状地设置有致密质层36b。粘结层38b被填充至设置于透气性塞子30的上表面34的致密质层36和静电卡盘220的与晶片载置面222相反侧的面(塞子室31的壁面)224之间。通过该粘结层38b，透气性塞子30的周围的空间被分离成细孔侧空间29和气体供给孔侧空间43，使得细孔侧空间29、细孔侧表面47不面向冷却板140。这样的半导体制造装置用构件210，也与上述实施方式同样，能够防止与晶片之间发生放电。另外，图8中，在冷却板140与静电卡盘220的接合部以外的部分也在面224上设置有绝缘性的接合片材50，但也可以省略该部分的接合片材50。

例如，上述实施方式中，将透气性塞子30的外周面32的整面设为致密质层36，但只要透气性塞子30的表面中至少与粘结层38接触的部分为致密质层36即可，也可以仅将与粘结层38相对的面设为致密质层36。此外，虽然将透气性塞子30的外周面32的整面设为致密质层36，但只要将透气性塞子30的表面中至少与粘结剂浆料39接触的部分设为致密质层36即可，也可以仅将与粘结剂浆料39接触的面设为致密质层36。这样操作，也能够抑制从静电卡盘20侧贯通粘结层38至冷却板40侧的间隙的产生。此外，在透气性塞子30的上表面34、下表面35，除了与细孔28、气体供给孔42相对的部分以外，也可以设置致密质层。这样的结构中，由于致密质层的部分增多，因此有时透气性稍差，但通过在该致密质层上也设置粘结层，从而能够进一步抑制从静电卡盘20侧贯通粘结层38至冷却板40侧的间隙的产生。这样的方式也可以适用于上述图5～8的其他例中(以下同样)。

例如，上述实施方式中，致密质层36设为设置于透气性塞子30的致密质的膜，但在制作透气性塞子30时，也可以使粘结层接触部分33的气孔径变小，且粘结层接触部分33以外的部分的气孔径变大。例如，可以为如下方式：准备包含无机材料等骨料和树脂等造孔材料的坯土，以在粘结层接触部分33配置包含粒径小的造孔材料(或不含造孔材料)的坯土，在粘结层接触部分33以外的部分配置包含粒径大的造孔材料的坯土的方式进行成形，并烧成而成。这样操作的话，通过烧成而造孔材料消失，成为在粘结层接触部分33形成气孔径小的致密质的层，而在其他部分形成气孔径大的多孔质部分的透气性塞子30。这样，致密质层36也可以通过与多孔质部分一体成形、一体烧成来设置。

例如，上述实施方式中，作为凹部例示了沉孔(后来开孔的孔)，但不特别限定于沉孔。例如，可以在制作静电卡盘的成形体时，以使该成形体具有凹部的方式成形，然后烧成而制成陶瓷。或者，可以在用模具铸造来制作冷却板的情况下，使用使所铸造的冷却板具有凹部那样的模具。

为了与上述实施方式进行比较，对于使用了未设置有致密质层36的半导体制造装置用构件的情况(称为比较方式)，使用图9、10来进行说明。图9为比较方式的半导体制造装置用构件60中的与图2对应的放大图，图10为图9的c-c截面图。另外，对于与半导体制造装置用构件10相同的构成，使用相同的符号来说明。比较方式的半导体制造装置用构件60中，在透气性塞子30的外周面32未设置致密质层36。因此，在将透气性塞子30插入至沉孔26时，即使外周面32与沉孔26之间全部被粘结剂浆料填充，之后粘结剂浆料也会渗入至透气性塞子30，有时会在与沉孔26之间形成未被粘结剂浆料填充的部分。如果在该状态下粘结剂浆料固化，则不能将透气性塞子30与沉孔26之间用粘结层38完全填充，有产生从静电卡盘20侧贯通粘结层38至冷却板40侧的间隙s的担忧。如果产生这样的间隙s，则在使用时，有时通过该间隙s，在冷却板40与晶片w之间发生沿着放电路径r(参照虚线)等的放电。如果与晶片w之间发生放电，则晶片w上产生放电痕迹，不仅成为颗粒等的原因，而且也有时会破坏晶片w上的电路，因此不优选。上述实施方式中，放电路径r被粘结层38阻断，因此能够防止发生放电。

本申请以2017年7月6日申请的日本专利申请第2017-132363号作为优先权主张的基础，通过引用，其全部内容包含于本说明书中。

产业可利用性

本发明能够用于半导体制造装置。

符号的说明

10、10b、10c、60、110、210：半导体制造装置用构件，20、220：静电卡盘，22、222：晶片载置面，24、224：面，25：侧面，26：沉孔，27：上底，28、228：细孔，29：细孔侧空间，30：透气性塞子，31：塞子室，32：外周面，33：粘结层接触部分，34：上表面，35：下表面，36、36b、36c：致密质层，38、38b、38c：粘结层，39：粘结剂浆料，40、140：冷却板，42、142：气体供给孔，43：气体供给孔侧空间，44：相对面，46：面，47：细孔侧表面，48：气体供给孔侧表面，50：接合片材，52：贯通孔，54：背面，147：侧面，148：沉孔，r：放电路径，s：间隙，w：晶片。