本发明涉及半导体制作工艺领域，尤其是一种可降低微负载效应的半导体图案的形成方法。
背景技术：
动态随机存取存储器(dynamicrandomaccessmemory,dram)属于一种挥发性存储器，其是由多个存储单元构成。每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容所构成，且每一个存储单元通过字符线(wordline,wl)与位线(bitline,bl)彼此电连接。
为提高动态随机存取存储器(dram)的密集度以加快元件的操作速度，以及符合消费者对于小型化电子装置的需求，动态随机存取存储器(dram)中的晶体管沟道区长度会有持续缩短的趋势。但是，如此一来会使晶体管遭受严重的短通道效应(shortchanneleffect),以及导通电流(oncurrent)下降等问题。
因此，为了克服上述问题，近年来业界提出将水平方向的晶体管结构改为垂直方向的晶体管结构，举例来说，将垂直式晶体管结构形成于基底的深沟槽中。如此一来，可以提升集成电路的操作速度与密集度，且能避免短沟道效应等问题。然而，目前一般的垂直式晶体管在结构设计与沟道控制上仍有很大的改良空间，为此领域所积极研究的目标。
技术实现要素：
本发明提供一种半导体图案的形成方法，包含：首先，提供一目标层以及一第一材料层位于该目标层上，然后在该第一材料层上形成一第一图案，接着进行一第一自对准图案转移步骤，在该第一图案的周围定义多个第一侧壁图案，并且将该第一侧壁图案转移至该第一材料层中，以在该第一材料层中形成多个第一凹槽。接下来，形成一第二材料层于该第一材料层上，然后，在该第二材料层上形成一第二图案，接着进行一第二自对准图案转移步骤，在该第二图案的周围定义多个第二侧壁图案，并且将该第二侧壁图案转移至该第二材料层中，以在该第二材料层中形成多个第二凹槽。接下来，进行一蚀刻步骤，将该第一凹槽与该第二凹槽的重叠部分的图案转移至该目标层中，其中从一上视图来看，该目标层包含有多个第三图案以及多个第四图案，其中各该第四图案的一面积大于各该第三图案的一面积。
本发明的特征在于，设计特殊形状的第一图案与第二图案，并且利用sadp的方式形成存储节点接触孔洞。因此，将会在中央区域形成多个以阵列排列的孔洞，而在外围则形成面积更大的孔洞。如此一来，可以降低半导体制作工艺中微负载效应产生的缺陷。此外，本发明也可以通过控制第一图案与第二图案的重叠位置，来控制形成的孔洞大小。
附图说明
图1为本发明的一第一图案上视图；
图2为利用自对准双图案化(self-aligneddoublepattering,sadp)的方式，形成环绕在第一图案周围的第一凹槽示意图；
图3为本发明的一第二图案上视图；
图4为利用自对准双图案化的方式，形成环绕在第二图案周围的第二凹槽示意图；
图5则为第一凹槽与第二凹槽重叠部分示意图；
图6至图13为本发明以sadp的方式形成第一图案、第二图案、第三图案与第四图案等结构的剖面示意图。
主要元件符号说明
10第一材料层
12第一图案
12-1长条形结构
12a第一子图案
12b第二子图案
12c第三子图案
12h水平部件
12v垂直部件
14第一凹槽
20第二材料层
22第二图案
22-1长条形结构
22a第一子图案
22b第二子图案
22c第三子图案
22h水平部件
22v垂直部件
24第二凹槽
30目标层
32第三图案
34第四图案
110基底
118氧化层
120先进曝光图样薄膜层
122氮化层
124氧化层
126、126’有机介电层
128、128’抗反射层含硅的抗反射层
130图案化光致抗蚀剂层
132氧化层
134有机介电层
136第一凹槽
138氧化掩模
140介电层
222第二氮化层
d1第一方向
d2第二方向
e1第一蚀刻步骤
e2第二蚀刻步骤
e3第三蚀刻步骤
e4第四蚀刻步骤
t1厚度
t2厚度
r1元件区
r2周边区
x水平方向
y垂直方向
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
如图1至图5所示，其中图1绘示本发明的一第一图案上视图；图2绘示利用自对准双图案化(self-aligneddoublepattering,sadp)的方式，形成环绕在第一图案周围的第一凹槽示意图；图3绘示本发明的一第二图案上视图；图4绘示利用自对准双图案化的方式，形成环绕在第二图案周围的第二凹槽示意图；图5则绘示第一凹槽与第二凹槽重叠部分示意图。
首先，如图1所示，在一第一材料层10上形成一第一图案12，其中第一材料层材质例如为氮化硅，而第一图案12的材质例如为氧化硅，但不限于此。其中，从上视图来看，第一图案12为多条条组成的图案，且各条线彼此之间不互相接触。更进一步来说，第一图案12包含有多个子图案，分别为第一子图案12a、第二子图案12b与第三子图案12c，其中第二子图案12b位于第一子图案12a与第三子图案12c之间。也就是说，多个第一子图案12a、多个第二子图案12b与多个第三子图案12c共同组成第一图案12。其中上述第一子图案12a、第二子图案12b与第三子图案12c都各自包含有一长条形结构12-1，沿着一第一方向d1排列。此处的第一方向d1较佳不平行于一水平方向x与一垂直方向y。此外，各第一子图案12a包含有一水平部件12h以及一垂直部件12v，分别位于长条形结构12-1的两端；各第二子图案12b包含有两水平部件12h，分别位于长条形结构12-1的两端；各第三子图案12c包含有一水平部件12h以及一垂直部件12v，分别位于长条形结构12-1的两端。其中水平部件12h与水平方向x平行排列，垂直部件12v与垂直方向y平行排列。此外，上述第一子图案12a、第二子图案12b与第三子图案12c都各自为一体成型结构，也就是说水平部件12h、垂直部件12v与长条形结构12-1材质相同(例如为氧化硅)，且被同时形成于同一平面上。因此，从上视图来看，第一子图案12a、第二子图案12b与第三子图案12c都各自为一由三段直线组成的结构(也就是具有两个转角的线状结构)。
如图2所示，利用一自对准双图案化(self-aligneddoublepattering,sadp)的方式，形成环绕在第一图案12周围的第一凹槽14示意图。此处所述的sadp方式为本领域的已知技术，其特征在于可在图案的周围形成环绕该图案的凹槽。也就是说，由于第一图案12形成于第一材料层10上，因此多个第一凹槽14将会形成于第一材料层10中，而且第一凹槽将会环绕原本第一子图案12a、第二子图案12b与第三子图案12c的所在位置，后续将第一子图案12a、第二子图案12b与第三子图案12c移除。关于sadp制作工艺步骤，将会在后续段落中简略提及，而其余关于sadp制作工艺的细节，在此不多加赘述。
上述的第一图案12形成于第一材料层10上，并且在第一材料层10中形成多个第一凹槽14。接着在本发明后续制作工艺中，于第一材料层10上再覆盖另外一第二材料层20，并且在第二材料层20上再形成一第二图案22。其中第二图案22与第一图案12交叉，在一些实施例中，第二图案22与上述第一图案12的图形类似但是排列方向不同，例如，第二图案22与第一图案12沿着水平或是垂直方向翻转180度之后的图案相同，但不限于此。第二图案22包含有第一子图案22a、第二子图案22b与第三子图案22c，其中第二子图案22b位于第一子图案22a与第三子图案22c之间。也就是说，多个第一子图案22a、多个第二子图案22b与多个第三子图案22c共同组成第二图案22。其中上述第一子图案22a、第二子图案22b与第三子图案22c都各自包含有一长条形结构22-1，沿着一第二方向d2排列。此处的第一方向d2较佳不平行于水平方向x、垂直方向y以及第一方向d1。此外，各第一子图案22a包含有一水平部件22h以及一垂直部件22v，分别位于长条形结构22-1的两端；各第二子图案22b包含有两水平部件22h，分别位于长条形结构22-1的两端；各第三子图案22c包含有一水平部件22h以及一垂直部件22v，分别位于长条形结构22-1的两端。其中水平部件22h与水平方向x平行排列，垂直部件22v与垂直方向y平行排列。此外，上述第一子图案22a、第二子图案22b与第三子图案22c都各自为一体成型结构，也就是说水平部件22h、垂直部件22v与长条形结构22-1材质相同(例如为氧化硅)，且被同时形成于同一平面上。因此，从上视图来看，第一子图案22a、第二子图案22b与第三子图案22c都各自为一由三段直线组成的结构(也就是具有两个转角的线状结构)。
如图4所示，利用一自对准双图案化(self-aligneddoublepattering,sadp)的方式，形成环绕在第二图案22周围的第二凹槽24示意图。此处所述的sadp方式为本领域的已知技术，其特征在于可在图案的周围形成环绕该图案的凹槽。也就是说，由于第二图案22形成于第二材料层20上，因此多个第二凹槽24将会形成于第二材料层20中，而且第二凹槽将会环绕原本第一子图案22a、第二子图案22b与第三子图案22c的所在位置，后续将第一子图案22a、第二子图案22b与第三子图案22c移除。关于sadp制作工艺步骤，将会在后续段落中简略提及，而其余关于sadp制作工艺的细节，在此不多加赘述。
如图5所示，进行一次或多次蚀刻步骤，将第一凹槽14与第二凹槽24重叠的部分图案，转移至下方的一目标层30中，其中目标层30位于第一材料层10的下方。值得注意的是，上述蚀刻步骤进行后，所留下的图案为第一凹槽14与第二凹槽24的重叠图案。如图5所示，留下的图案中包含有多个以阵列排列的圆形孔洞，以及排列成框形且围绕该些圆形孔洞的椭圆形孔洞。将留下图案的圆形孔洞定义为多个第三图案32，而将椭圆形孔洞定义为与多个第四图案34。在其他实施例中，第三图案与第四图案可能不是圆形或椭圆形，而包含其他例如矩形等形状，本发明并不限于此。
此外，更定义第三图案32与第四图案34的所在区域为一元件区r1，而元件区r1以外的区域则定义为周边区r2，其中第三图案32与第四图案34都不位于周边区r2内，而各第四图案34紧邻着元件区r1与周边区r2的边界。此处所述的元件区r1较佳为后续步骤中形成例如存储节点接触结构(storagenodecontact)的区域，而周边区r2并未形成存储节点接触结构。
申请人发现，在制作过程中，由于元件区r1与周边区r2内的元件密度差异较大，因此在靠近元件区边界的部分元件将容易产生制作工艺瑕疵。举例来说，当蚀刻靠近边界的接触孔洞时，该些孔洞不容易被完全蚀穿，因此有部分绝缘层残留于孔洞内，导致后续形成的接触结构无法导电，上述现象又称为微负载效应(microloadingeffect)。为了解决上述问题，在本发明中，刻意将靠近边界区的孔洞尺寸放大，也就是说第四图案34的面积将制作成大于第三图案32的面积。如此一来，在后续蚀刻接触孔时，由于第四图案34具有较大面积，可容纳更多的蚀刻液，较容易被完全蚀穿，而避免上述接触孔损坏的问题。
为了达到上述目的，本发明提出特殊形状的第一图案12与第二图案22，其中从上视图来看，在中央区域第一图案12与第二图案24的长条状结构相互交叉，因此最后形成的第三图案32将会呈现阵列排列的圆孔结构(或其他形状的孔洞)。至于第一图案12与第二图案22在靠近边界部分，主要由水平部件(12h、22h)或垂直部件(12v、22v)组成，因此重叠的面积较大，也导致后续第四图案34面积大于第三图案32的面积。除此之外，本发明还可以通过调整水平部件(12h、22h)或垂直部件(12v、22v)的长、宽或是位置，来改变第一图案12与第二图案22在边界区域的重叠面积，进而改变第四图案34的面积大小。因此第四图案34的面积可以依照实际需求而调整。
请参考图6至图13，以下介绍本发明以sadp的方式形成第一图案、第二图案、第三图案与第四图案等结构的剖面示意图，可一并参考上述图1至图5的说明。
如图6所示，首先提供一基底110，基底110上定义有一元件区r1以及一周边区r2(同图5的元件区r1与周边区r2)。后续步骤中，部分元件例如埋入式字符线(buriedwordline)或是存储节点接触结构等，主要将会位于元件区r1内。
基底110上包含有多层材料层，其中上述多层材料层可能包含有一氧化层118、一先进曝光图样薄膜层(advancedpatternfilm,apf)120以及一氮化层122，但不限于此。其中本实施例中，氧化层118直接覆盖于基底110上，可达到保护基底110的作用，且后续可通过一灰化步骤(ashingprocess)将之移除，因此对元件的影响较小。另外在本发明中，氧化层118的厚度约400-600埃(angstroms)，先进曝光图样薄膜层120的厚度约为1500-2500埃，而氮化层122的厚度约为150-250埃，但不限于此。此处的氮化层122即为上述图1所述的第一材料层10。
在多层材料层(例如氧化层118、先进曝光图样薄膜层120以及氮化层122)上，另包含有一氧化层124，其中氧化层124厚度约为300-500埃，例如400埃。然后接着继续在氧化层124上形成一光致抗蚀剂层。其中光致抗蚀剂层可包含单层或是多层光致抗蚀剂，以本实施例为例，包含多层光致抗蚀剂例如一有机介电层(organicdielectriclayer,odl)126、一抗反射层含硅的抗反射层(silicon-containinghard-maskbottomanti-reflectioncoating,shb)128以及一图案化光致抗蚀剂层130，其中有机介电层126的厚度约为1500-2500埃，但不限于此。值得注意的是，此处图案化光致抗蚀剂130的图案与上述图1所述的第一图案12相同。
接着如图7所示，进行一蚀刻步骤e1，以图案化光致抗蚀剂层130为掩模，移除部分的有机介电层126与抗反射层128，以形成图案化有机介电层126’与图案化抗反射层128’，并曝露出部分的氧化层124，而图案化光致抗蚀剂层130也随之被移除。然后如图8所示，再次形成一氧化层132，覆盖在图案化有机介电层126’、图案化抗反射层128’与氧化层124上，也就是说，图案化有机介电层126’的底部与两侧壁分别将会接触到氧化层124以及氧化层132。由于从剖视图来看，氧化层132呈现凹凸轮廓，在此将氧化层132所凹陷的部分定义为多个第一凹槽136。本实施例中，氧化层132的厚度约介于200-300埃，例如为240埃。此外氧化层124与氧化层132的材质较佳相同或蚀刻速率相同，因此可在后续的蚀刻步骤中被同时移除。
如图9所示，再次形成一有机介电层134，填入各第一凹槽136中，其中有机介电层134的材质较佳与有机介电层126相同。然后进行一次或多次的蚀刻步骤，以图案化有机介电层126’与有机介电层134为掩模，并利用氮化层122当作停止层，以移除部分的氧化层132以及氧化层124，然后再通过另一蚀刻步骤，移除图案化有机介电层126’与有机介电层134。值得注意的是，此时残留的氧化层24与氧化层32重新定义为多个氧化掩模138，剩余的氧化掩模138至少包含有两种不同的厚度t1与厚度t2，其中t2大于t1。
如图11所示，进行一第三蚀刻步骤e3，将氧化掩模138的图案转移至氮化层122中，形成多个第一凹槽14。值得注意的是，此处所述的第一凹槽14等同于图2所述的第一凹槽14。
如图12所示，先形成一平坦的介电层140于氮化层122上，接下来重复上述图6至图11的步骤，形成一第二氮化层222于介电层140上，且第二氮化层222包含有多个第二凹槽24位于其中。值得注意的是，此处的第二氮化层222等同于上述图3所述的第二材料层20。
最后，如图13所示，进行一第四蚀刻步骤e4，将第一凹槽14与第二凹槽24重叠部分的图案转移至下方的目标层(即基底110、氧化层118与先进曝光图样薄膜层120)中，在目标层中形成多个凹槽，也就是第三图案32以及第四图案34。后续步骤中，会再将第三图案与第四图案制成其他半导体元件，例如存储节点接触结构等，该制作工艺步骤属于本领域已知技术，在此不多加赘述。
综上所述，本发明的特点是，设计特殊形状的第一图案与第二图案，并且利用sadp的方式形成存储节点接触孔洞。因此，将会在中央区域形成多个以阵列排列的孔洞，而在外围则形成面积更大的孔洞。如此一来，可以降低半导体制作工艺中微负载效应产生的缺陷。此外，本发明也可以通过控制第一图案与第二图案的重叠位置，来控制形成的孔洞大小。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。