存储器及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种存储器及其形成方法。

背景技术：

快闪存储器是集成电路产品中一种重要的器件。快闪存储器的主要特点是在不加电压的情况下能长期保持存储的信息。快闪存储器具有集成度高、较快的存取速度和易于擦除等优点，因而得到广泛的应用。

快闪存储器分为两种类型：叠栅(stackgate)快闪存储器和分栅(splitgate)快闪存储器。叠栅快闪存储器具有浮栅和位于浮栅的上方的控制栅。叠栅快闪存储器存在过擦除的问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线。分栅快闪存储器能有效的避免过擦除效应。

然而，现有技术中快闪存储器形成过程中需要进行多次图形化工艺，工艺复杂，生产效率较低。

技术实现要素：

本发明解决的技术问题是提供一种存储器及其形成方法，以提高存储器生产效率。

为解决上述技术问题，本发明提供一种存储器的形成方法，包括：提供衬底，所述衬底包括存储区，所述存储区包括沿第一方向排布的擦除区、浮栅区和字线位线区，所述浮栅区位于擦除区两侧，且浮栅区与擦除区邻接，所述字线位线区位于擦除区和浮栅区两侧，且字线位线区与浮栅区邻接；在衬底上形成浮栅极结构膜；在浮栅极结构膜上形成介质层，所述字线位线区的介质层内具有暴露出所述浮栅极结构膜的第一开口，所述第一开口延伸至所述字线位线区两侧的浮栅区内；在第一开口的侧壁表面形成第一侧墙；在第一开口暴露出的底部形成覆盖第一侧墙部分侧壁的控制栅极膜，且所述控制栅极膜表面低于所述介质层表面；在形成控制栅极膜之后，在第一侧墙的侧壁形成第二侧墙；去除第一侧墙、第二侧墙和介质层暴露出的控制栅极膜和浮栅极结构膜，直至暴露出字线位线区衬底表面，形成浮栅结构层、位于浮栅结构层上的控制栅极层，所述介质层、浮栅结构层和控制栅极层之间具有第二开口；形成第二开口后，去除擦除区上的介质层和擦除区上的浮栅极结构层，形成暴露出擦除区衬底的第三开口以及位于第三开口两侧的浮栅极结构；在第三开口中形成擦除栅极结构。

可选的，所述介质层的形成方法包括：在浮栅极结构膜上形成介质膜；在介质膜上形成第一图形化层，第一图形化层覆盖擦除区的介质膜，且暴露出浮栅区和字线位线区的介质膜的介质膜；以所述第一图形化层为掩膜，刻蚀所述介质膜直至暴露出浮栅极结构膜表面，使介质膜形成介质层。

可选的，形成擦除栅极结构后，还包括：在字线位线区衬底表面形成字线结构；所述字线结构的形成方法包括：在第二开口内形成初始字线结构；在擦除栅极结构、第一侧墙、第二侧墙和初始字线结构上形成第二图形化层，所述第二图形化层暴露出部分初始字线结构；以所述第二图形化层为掩膜，刻蚀所述初始字线结构，直至暴露出部分擦除区衬底表面，形成字线结构。

可选的，形成浮栅极结构和第三开口前，在第二开口内形成初始字线结构。

可选的，形成第二开口后，形成初始字线结构前，还包括：在所述第二开口内形成第三侧墙，所述第三侧墙覆盖控制栅极层和浮栅极结构层侧壁。

可选的，所述衬底还包括逻辑区，所述逻辑区在第一方向与器件区邻接；在衬底存储区和衬底逻辑区上形成浮栅极结构膜。

形成浮栅极结构和第三开口的方法包括：在初始字线结构、第一侧墙、第二侧墙和逻辑区介质层上形成第三图形化层，所述第三图形化层暴露出器件区介质层表面，以所述第三图形化层为掩膜，刻蚀去除擦除区上的介质层、第二引线区上的介质层、擦除区上的浮栅极结构层和第二引线区上的浮栅极结构层，直至暴露出擦除区和第二引线区的衬底表面，形成所述浮栅极结构和第三开口，所述第三开口暴露出浮栅极结构侧壁。

可选的，所述器件区包括存储区和引线区，所述擦除区、浮栅区和字线位线区位于存储区内，所述引线区在第二方向与存储区邻接，第二方向与第一方向垂直，所述引线区包括第一引线区、第二引线区和第三引线区，所述第一引线区与浮栅区在第二方向邻接，所述第二引线区与擦除区在第二方向邻接，所述第三引线区与字线位线区在第二方向邻接；所述浮栅极结构膜、控制栅极膜、第一侧墙和第二侧墙的形成方法包括：在衬底存储区、衬底逻辑区和衬底引线区上形成浮栅极结构膜；在浮栅极结构膜上形成介质层，所述字线位线区的介质层内具有暴露出所述浮栅极结构膜的第一开口，所述第一开口延伸至所述字线位线区两侧的浮栅区和第一引线区，所述第一开口暴露出浮栅区和字线位线区的浮栅极结构膜、以及第一引线区衬底表面；在第一开口的侧壁表面形成第一侧墙，所述第一侧墙位于浮栅区浮栅极结构膜上；形成第一侧墙后，在第一开口暴露出的底部形成覆盖第一侧壁部分侧壁的控制栅极膜，且所述控制栅极膜表面低于所述介质层表面，所述控制栅极膜位于浮栅区、字线位线区和第一引线区上；在形成控制栅极膜之后，在第一侧墙的侧壁形成第二侧墙，所述第二侧墙位于浮栅区控制栅极膜上；形成第二侧墙后，形成控制栅极层之前，还包括：在控制栅极膜、第一侧墙、第二侧墙和介质层上形成第四图形化层，所述第四图形化层暴露出部分引线区介质层表面；以所述第四图形化层为掩膜，刻蚀引线区介质层，直至暴露出第一引线区控制栅极膜，形成第四开口。

可选的，在第二开口内形成初始字线结构过程中，在所述第四开口内形成初始字线结构还位于第四开口内。

可选的，所述第二图形化层还暴露出部分字线位线区上的初始字线结构和部分第一引线区的初始字线结构顶部表面；以所述第二图形化层为掩膜刻蚀第一引线区的初始字线结构，直至暴露出控制栅极膜表面，在第一引线区内形成控制栅开口。

可选的，所述第二图形化层还暴露出部分第三引线区的擦除栅极层；以所述第二图形化层为掩膜刻蚀去除第三引线区上的擦除栅极结构，在第三引线区内形成源线开口。

可选的，还包括：在形成所述擦除栅极结构之前，对所述第三开口底部的衬底进行离子掺杂，形成源区。

可选的，还包括：在第一开口中形成第一侧墙之前，刻蚀第一开口底部的浮栅极结构膜，使第一开口暴露出的浮栅极结构膜的表面呈凹陷状；形成所述浮栅极结构后，所述浮栅极结构朝向第一侧墙的表面呈凹陷状，所述浮栅极结构的部分顶部表面和侧壁表面构成尖端，所述浮栅极结构具有尖端的侧壁朝向擦除栅极结构。

可选的，形成第三开口后，形成擦除栅极结构前，还包括：刻蚀去除部分第三开口侧壁暴露出的第一侧墙，暴露出浮栅极结构的尖端。

可选的，所述第二侧墙的形成方法包括：在控制栅极膜上和介质层上形成初始第二侧墙材料层，所述初始第二侧墙材料层覆盖第一侧墙顶部和侧壁；回刻蚀所述初始第二侧墙材料层，直至暴露出介质层表面和字线位线区的控制栅极膜表面，在第一侧墙侧壁形成第二侧墙，所述第二侧墙位于浮栅区的控制栅极膜上。

可选的，形成第一侧墙后，形成控制栅极膜之前，还包括：在所述第一侧墙暴露出的第一开口底部、第一侧墙侧壁和顶部、以及介质层上形成初始控制栅隔离膜；回刻蚀所述初始第二材料层和初始控制栅隔离膜，直至暴露出介质层表面和第一侧墙顶部表面，形成控制栅隔离膜，所述控制栅隔离膜覆盖第一侧墙暴露出的第一开口底部和第一侧墙侧壁；刻蚀第二开口底部的控制栅隔离膜、控制栅极膜和浮栅极结构膜，直至暴露出字线位线区衬底表面，形成控制栅隔离层和控制栅极层。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的存储器的形成方法中，在第一侧墙暴露出的第一开口内形成控制栅极膜，控制栅极膜一端与第一侧墙连接，在控制栅极膜上形成第二侧墙，以所述第一侧墙和第二侧墙为掩膜刻蚀形成控制栅极层和浮栅极结构膜，节约了一次图形化工艺，简化了工艺流程，简化了存储器的工艺流程。

进一步，以第二图形化层为掩膜，采用一次图形化工艺，形成字线结构，控制栅开口和源线开口，减化了工艺流程，简化了存储器的工艺流程。

进一步，所述浮栅极结构的顶部表面呈凹陷状，所述浮栅极结构的顶部边缘朝向擦除栅极结构的一侧具有尖端，所述擦除栅极结构还覆盖部分浮栅极结构顶部表面。在进行擦除操作时，能够利用浮栅极结构的尖端进行尖端放电，提高擦除效率，降低擦除电压，从而提高存储器的性能。

附图说明

图1至图20是本发明一实施例中存储器形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术的存储器的性能较差。

一种存储器，包括：衬底，所述衬底包括擦除区和浮栅区，所述浮栅区与擦除区邻接且位于擦除区两侧；位于衬底的擦除区上的擦除栅极结构；分别位于衬底的浮栅区上的浮栅极结构；位于浮栅极结构上的第一侧墙、第二侧墙和控制栅极结构，所述第二侧墙位于控制栅极结构上，所述第一侧墙与第二侧墙和控制栅极结构平行。

上述存储器的形成过程中，形成擦除栅极结构、控制栅极结构和浮栅极结构各需要一次掩膜，因此至少需要3次以上的图形化工艺。继续形成覆盖第一侧墙和浮栅极结构侧壁的字线结构、暴露出控制栅极膜的控制栅开口、或者擦除栅开口时，需要至少需要两次以上的图形化工艺，而图形化工艺制程的程序复杂，且耗时较长，从而导致存储器生产效率不高。

本发明中，以所述第一侧墙和第二侧墙为掩膜刻蚀形成控制栅极层和浮栅极结构膜，节约了一次图形化工艺，简化了工艺流程，简化了存储器的工艺流程。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图20是本发明一实施例中存储器形成过程的结构示意图。

请参考图1，提供衬底200。

所述衬底200包括器件区，所述器件区包括沿第一方向y排布的擦除区a、浮栅区b和字线位线区c，所述浮栅区b位于擦除区a两侧，且浮栅区b与擦除区a邻接，所述字线位线区c位于擦除区a和浮栅区b两侧，且字线位线区c与浮栅区b邻接。

本实施例中，所述衬底200还包括逻辑区ii，所述逻辑区ii在第一方向y与器件区邻接。

本实施例中，所述器件区包括存储区i和引线区iii，所述擦除区a、浮栅区b和字线位线区c位于存储区i内，所述引线区iii在第二方向x与存储区i邻接，第二方向x与第一方向y垂直，所述引线区包括第一引线区d，所述第一引线区d与浮栅区b在第二方向x邻接。

本实施例中，所述引线区还包括第二引线区和第三引线区，所述第二引线区与擦除区a在第二方向x邻接，所述第三引线区与字线位线区c在第二方向x邻接。

所述衬底200为形成存储器提供工艺平台。

所述衬底200的材料可以为硅、锗或者锗化硅。所述衬底200还可以为绝缘体上硅(soi)、绝缘体上锗(geoi)或绝缘体上锗化硅(sigeoi)。本实施例中，所述衬底200的材料单晶硅。

继续参考图1，在衬底200上形成浮栅极结构膜210。所述浮栅极结构膜210所在的区域对应有源区的位置。

本实施例中，还包括：在形成浮栅极结构膜210的过程中还形成位于部分衬底200中的衬底隔离层。所述衬底隔离层的材料为氧化硅。

具体的，在衬底200上形成初始浮栅结构膜(未图示)；在初始浮栅结构膜上形成第一掩膜材料层(未图示)；图形化所述第一掩膜材料层、初始浮栅结构膜和部分衬底200，在所述衬底200上形成浮栅极结构膜210和位于浮栅极结构膜210上的第一掩膜层，同时形成沟槽，所述沟槽位于浮栅极结构膜210之间、第一掩膜层之间以及部分衬底200中；在所述沟槽中形成衬底隔离层；形成衬底隔离层后，去除所述第一掩膜层。所述初始浮栅结构膜对应浮栅极结构膜210，第一掩膜材料层对应第一掩膜层。

所述浮栅极结构膜210包括浮栅氧化膜和位于浮栅氧化膜上的浮栅膜。所述浮栅氧化膜位于擦除区a和部分浮栅区b的衬底200上，且位于部分浮栅区b上的浮栅氧化膜还延伸至衬底200的字线位线区c上。

本实施例中，所述浮栅极结构膜210还位于逻辑区ii的第二引线区上。

结合参考图2和图3，图2为在图1基础上的示意图，图3为沿图2中切割线m-n的截面图，在浮栅极结构膜210和衬底200上形成介质层230，所述字线位线区c的介质层230内具有暴露出所述浮栅极结构膜210的第一开口232，第一开口232延伸至所述字线位线区c两侧的浮栅区b内。

第一开口232的底部暴露出浮栅区b和字线位线区c的衬底隔离层、以及浮栅区b和字线位线区c的浮栅极结构膜210。

本实施例中，所述第一开口232还暴露出第一引线区d和第三引线区的衬底200表面。

所述介质层230的材料包括氮化硅或氮氧化硅。

形成所述介质层230的方法包括：在浮栅极结构膜210和衬底隔离层上形成介质膜(未图示)；在介质膜上形成第一图形化层231，所述第一图形化层231覆盖擦除区a的介质膜，且暴露出浮栅区b和字线位线区c的介质膜的介质膜；以第一图形化层231为掩膜刻蚀介质膜，使介质膜形成介质层230。

形成介质层230后，还包括：去除第一图形化层231。

本实施例中，还包括：对所述第一开口232暴露出衬底200进行离子注入，形成有源区。

参考图4，图4为在图3基础上的示意图，在第一开口232的侧壁表面形成第一侧墙240。

所述第一侧墙240的材料为氧化硅或氮氧化硅。所述第一侧墙240的材料和介质层230的材料不同。

形成第一侧墙240的方法包括：在第一开口232中以及介质层230上形成第一侧墙膜(未图示)；回刻蚀所述第一侧墙膜直至暴露出介质层230的表面和第一开口232底部的部分浮栅区b和字线位线区c上的浮栅极结构膜210表面，形成第一侧墙240。

所述第一侧墙240位于浮栅区b的浮栅极结构膜210上。

本实施例中，还包括：在第一开口232中形成第一侧墙240之前，刻蚀第一开口232底部的浮栅极结构膜210，使第一开口232暴露出的浮栅极结构膜210的表面呈凹陷状。

所述第一开口232暴露出的浮栅极结构膜210的表面呈凹陷状，为后续浮栅极结构形成尖角提供条件。

在其它实施例中，在第一开口232中形成第一侧墙240之前，不刻蚀第一开口232底部的浮栅极结构膜，相应的，第一开口232暴露出的浮栅极结构膜210的表面呈平面。

形成第一侧墙240后，在第一开口232内形成控制栅极膜，所述控制栅极膜覆盖第一侧墙240暴露出的第一开口232底部和部分第一侧墙240侧壁；所述控制栅极膜的形成方法请参考图5至图7。

形成第一侧墙240后，在第一开口232暴露出的底部形成覆盖第一侧墙240部分侧壁的控制栅极膜，且所述控制栅极膜表面低于所述介质层表面。具体请参考图5至图7。

参考图5，图5为在图4基础上的示意图，形成第一侧墙240后，在第一开口232内和介质层230上形成初始控制栅隔离膜201，所述初始控制栅隔离膜201覆盖第一侧墙240顶部和侧壁；在所述初始控制栅隔离膜201表面形成初始控制栅极材料膜202。

所述初始控制栅隔离膜201覆盖浮栅区b和字线位线区c的衬底隔离层、浮栅区b和字线位线区c的浮栅极结构膜210、以及第一引线区d和第三引线区的衬底200表面。

所述初始控制栅隔离膜201为后续形成控制栅隔离层提供材料层。

所述初始控制栅极材料膜202为后续形成控制栅极层提供材料层。

本实施例中，采用ono(oxide-nitride-oxide)层作为初始控制栅隔离膜201，采用ono能够使控制栅隔离层的介电性能更好。其他实施例中，所述初始控制栅隔离膜可以为单层结构或者多层结构。当所述初始控制栅隔离膜为单层结构时，所述初始控制栅隔离膜的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

所述初始控制栅极材料膜202的材料包括：多晶硅。

参考图6，平坦化所述初始控制栅极材料膜202，直至暴露出初始控制栅隔离膜201表面，在第一开口232内形成控制栅极材料膜203。

所述控制栅极材料膜203与第一侧墙240平行。

参考图7，回刻蚀所述控制栅极材料膜203，在第一开口232内形成控制栅极膜205。

所述控制栅极膜205覆盖第一侧墙240暴露出的第一开口232底部表面的初始控制栅隔离膜201和部分第一侧墙240侧壁的初始控制栅隔离膜201。

所述控制栅极膜205为后续形成控制栅极层提供材料。

参考图8，形成控制栅极膜205后，在第一侧墙240侧壁形成第二侧墙241。

所述第二侧墙241位于浮栅区b所述控制栅极膜205上。

所述第二侧墙241的形成方法包括：在控制栅极膜205上和介质层230上形成初始第二侧墙材料层(未图示)所述初始第二侧墙材料层覆盖第一侧墙240顶部和侧壁；回刻蚀所述初始第二侧墙材料层，直至暴露出介质层230表面和字线位线区c的控制栅极膜205表面，在第一侧墙240侧壁形成第二侧墙241，所述第二侧墙241位于浮栅区b的控制栅极膜205上。

本实施例中，回刻蚀所述初始第二材料层和初始控制栅隔离膜201，直至暴露出介质层230表面和第一侧墙240顶部表面，形成控制栅隔离膜211，所述控制栅隔离膜211覆盖第一侧墙240暴露出的第一开口232底部和第一侧墙240侧壁。

所述第二侧墙241的材料为氧化硅或氮氧化硅。所述第二侧墙241的材料和介质层230的材料不同。

参考图9和图10，图10为图9中切割线s-s1的截面图。在控制栅极膜205、第一侧墙240、第二侧墙241和介质层230上形成第四图形化层206，所述第四图形化层暴露出部分引线区iii介质层230表面；以所述第四图形化层206为掩膜，刻蚀引线区iii介质层230、第一侧墙240和第二侧墙241，直至暴露出第一引线区d的控制栅极膜205表面，在介质层230内形成第四开口。

所述第四开口位于引线区iii介质层230内。

所述第四开口为后续形成控制栅开口提供材料层，后续在第四开口内形成初始字线结构。

参考图11，图11为图8基础上的示意图，去除第一侧墙240、第二侧墙241和介质层230暴露出的控制栅极膜205和浮栅极结构膜210，直至暴露出字线位线区c衬底200表面，形成浮栅结构层250、位于浮栅结构层250上的控制栅极层220，所述介质层230、浮栅结构层250和控制栅极层220之间具有第二开口234。

所述第二开口234暴露出字线位线区c衬底200表面。

本实施例中，还包括：以第一侧墙240、第二侧墙241和介质层230为掩膜，去除第一侧墙240、第二侧墙241和介质层230暴露出的控制栅隔离膜211、控制栅极膜205和浮栅极结构膜210，直至暴露出字线位线区c衬底200表面，形成控制栅隔离层221和控制栅极层220。

所述控制栅隔离层221和控制栅极层220构成控制栅极结构。

所述第二开口234暴露出第二侧墙241侧壁、控制栅极结构侧壁和浮栅极结构层250侧壁。

去除第一侧墙240、第二侧墙241和介质层230暴露出的控制栅极膜205和浮栅极结构膜210的工艺为刻蚀工艺，如干刻工艺或湿刻工艺。

参考图12，在所述第二开口234侧壁形成第三侧墙242。

所述第三侧墙242覆盖浮栅极结构层250侧壁和控制栅极结构侧壁。

所述第三侧墙242保护后续形成的浮栅极结构和控制栅极结构侧壁，隔离后续形成的浮栅极结构、控制栅极结构和字线结构。

所述第三侧墙242的形成方法包括：在第二开口234的底部和侧壁形成第三侧墙材料层(未图示)，所述第三侧墙材料层还覆盖第一侧墙240、第二侧墙241和介质层230表面；回刻蚀第三侧墙材料层，直至暴露出介质层230，在第二开口234侧壁形成保第三侧墙242。

所述第三侧墙242的材料为氮化硅。

本实施例中，形成第三侧墙242之前，还包括：对第二开口234底部暴露出的字线位线区c的衬底200进行离子注入，以降低字线位线区c衬底200的阈值电压。

参考图13，在所述第二开口234内形成初始字线结构。

所述初始字线结构包括初始字线氧化层213和初始字线层214，所述初始字线氧化层213覆盖第三侧墙242侧壁和第二侧墙241侧壁。

所述初始字线结构的形成方法包括：在所述第二开口234内和介质层230上形成初始字线氧化膜，所述初始字线氧化膜覆盖第一侧墙240、第二侧墙241和第三侧墙242；在所述初始字线氧化膜表面形成初始字线膜；平坦化所述初始字线膜和初始字线氧化膜，直至暴露出介质层230表面；所述初始字线氧化膜形成为初始字线氧化层213，所述初始字线膜形成为初始字线层214，所述初始字线氧化层213和初始字线层214构成初始字线结构。

本实施例中，所述初始字线结构还位于引线区的第四开口内。

所述初始字线结构为后续形成字线结构提供材料。

所述初始字线氧化层213的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。所述初始字线层214的材料包括：多晶硅。

本实施例中，所述初始字线氧化层213的材料为氧化硅。所述初始字线层214的材料为多晶硅。

参考图14和图15，图15为图14中切割线m-n的截面图。去除擦除区a上的介质层230和擦除区a上的浮栅极结构层250，形成浮栅极结构260和第三开口235，所述第三开口235在介质层230中，且所述第三开口235还延伸至浮栅极结构层250中，第三开口235底部暴露出擦除区a衬底200表面。

所述控制栅极结构和第一侧墙240位于浮栅极结构260上，且所述控制栅极结构和第一侧墙240平行。控制栅极层220位于浮栅极结构260上。

去除擦除区a上的介质层230和擦除区a上的浮栅极结构层250的工艺为刻蚀工艺，如干刻工艺或湿刻工艺。

所述第三开口235暴露出部分浮栅极结构260侧壁表面。

所述第三开口235的形成方法包括：在初始字线结构、第一侧墙240、第二侧墙240和逻辑区ii的介质层230表面形成第三图形化层207，所述第三图形化层207暴露出擦除区a的介质层230和第二引线区的介质层230表面；以所述第三图形化层207为掩膜，刻蚀去除擦除区a的介质层230、第二引线区的介质层230、擦除区a的浮栅极结构层250和第二引线区上的浮栅极结构层250，直至暴露出擦除区a和第二引线区的衬底200表面，形成第四开235和浮栅极结构260。

本实施例中，还包括：在第三开口235底部的衬底200中形成源区261。

形成源区261的工艺为离子注入工艺。

参考图16，去除第三开口235侧壁暴露出的部分第一侧墙240，暴露出部分浮栅极结构260顶部表面。

所述浮栅极结构膜210的部分顶部表面和侧壁表面构成尖端，去除第三开口235侧壁暴露出的部分第一侧墙240后，暴露出浮栅极结构260的尖端。

后续在第三开口235内形成擦除栅极结构，所述浮栅极结构具有尖端的侧壁朝向擦除栅极结构。所述擦除栅极结构包围浮栅极结构的尖端，在擦除操作中，能够利用浮栅极结构的尖端进行尖端放电，提高擦除效率，从而提高存储器的性能。

参考图17，在第三开口235内形成擦除栅极结构270。

所述源区262位于擦除栅极结构270底部的衬底200中。

所述擦除栅极结构270包括擦除栅介质层271和位于擦除栅介质层271上的擦除栅极272。其中，擦除栅介质层271位于第三开口235的侧壁和底部，所述擦除栅介质层271覆盖浮栅极结构260部分顶部和侧壁以及第一侧墙240侧壁。擦除栅介质层271的材料为氧化硅，擦除栅极272的材料为多晶硅。

所述擦除栅极结构270包围浮栅极结构260的尖端，这样的好处包括：当擦除栅结构270进行擦除操作时，该尖端能够降低隧穿效应的通道电压，使得电子更容易从浮栅极结构260隧穿至擦除栅极结构270，提高擦除效率，从而提高存储器的性能。

参考图18和图19，图19为图18中切割线m-n的截面图，去除部分初始字线结构，暴露出衬底200表面，形成字线结构280和第五开口236。

所述字线结构280包括字线氧化层281和位于字线氧化层281上的字线层282。其中，字线层281覆盖擦除栅极结构250侧壁，与擦除栅极结构250的擦除栅极层252连通。

所述第五开口236底部暴露出部分字线位线区c衬底200表面。

所述字线结构280的形成方法包括：在所述初始字线结构、擦除栅极结构270、第一侧墙240和第二侧墙241上形成第二图形化层208(未图示)，所述第二图形化层208暴露出部分初始字线结构；以所述第二图形化层208为掩膜，刻蚀初始字线结构，直至暴露出部分字线位线区c的衬底200表面，在字线位线区c的衬底200上形成字线结构280和第五开口236，所述初始字线氧化层213对应字线氧化层281，所述初始字线层214对应字线层282。

所述第五开口236暴露出部分字线位线区c衬底200表面和第二引线区衬底200表面。

本实施例中，第二图形化层208暴露出部分字线位线区c上的初始字线层214和部分第二引线区的初始字线层214顶部表面。

本实施例中，所述第二图形化层208还暴露出部分第一引线区的初始字线层214；以所述第二图形化层208为掩膜刻蚀第一引线区的初始字线层214和初始字线氧化层213，直至暴露出控制栅极膜205表面，在第一引线区内形成控制栅开口。

所述控制栅开口为后续形成控制栅插塞提供空间。

本实施例中，所述第二图形化层208还暴露出部分第三引线区的擦除栅极层272；以所述第二图形化层208为掩膜刻蚀第三引线区的擦除栅极层272和擦除栅氧化层271，直至暴露出源区261，在第三引线区内形成源线开口。

擦除栅极层272和初始字线层214的材料均为多晶硅，可以一起刻蚀；擦除栅氧化层271和初始字线氧化层213的材料均为氧化硅，可以一起刻蚀。

所述源线开口为后续形成源线插塞提供空间。

在浮栅极结构膜上形成多个分立的介质层时需要进行一次图形化工艺。在第一侧墙暴露出的第一开口内形成控制栅极膜，控制栅极膜一端与第一侧墙连接，在控制栅极膜上形成第二侧墙，以所述第一侧墙和第二侧墙为掩膜刻蚀形成控制栅极层。去除擦除区上的介质层和擦除区上的浮栅极结构膜，形成浮栅极结构和第三开口的过程中需要进行一次图形化工艺，在第三开口内形成擦除栅极结构。综上，形成控制栅极层、浮栅极结构和擦除栅极结构仅需要两次图形化工艺，简化了工艺流程。

同时，采用一次图形化工艺，形成字线结构，控制栅开口、源线开口，大大减化了工艺流程，因此形成存储器的控制栅极结构、浮栅极结构、擦除栅极结构、源线开口、控制栅开口仅需要四次图形化工艺，简化了存储器的工艺流程。

本实施例中，还包括：对第五开口236底部的衬底200中形成漏区262。

形成漏区262的工艺为离子注入工艺。

参考图20，在第五开口236侧壁形成间隔层209，该间隔层与外围器件的间隔层同时形成。

所述间隔层209覆盖字线结构280侧壁。

所述间隔层209保护字线结构280。

所述间隔层209的材料为氮化硅。

所述间隔层209的形成方法包括：在所述第五开口236内、所述字线结构280、擦除栅极结构250、第一侧墙240和擦除栅极结构270上形成初始间隔层(未图示)；回刻蚀所述初始间隔层，直至暴露出擦除栅极结构顶部表面，形成所述间隔层209。

所述间隔层209还位于控制栅开口侧壁和源线开口侧壁。

本实施例中，还包括：对字线结构280的字线层282、擦除栅极结构270的擦除栅极272、漏区262的衬底200进行金属硅化处理，在字线层282、擦除栅极272和漏区262的衬底200上形成金属硅化物层。

所述金属硅化物层用于后续形成插塞或位线层时，降低插塞与字线结构或擦除栅之间的接触电阻和降低位线层与漏区之间的接触电阻。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。