本发明涉及半导体元器件技术领域,具体涉及一种提高vdmos产品eas能力的工艺方法。
背景技术:
目前提高vdmos产品eas能力的方法主要是采用合理的版图布局、较佳的元胞设计以及优化到位的外延材料,但这些方法只是在外围条件上进行优化改善,对影响eas能力的内在因素无法得到改善,因为元胞内部存在无法改变的寄生npn管,如图1所示,图1为元胞结构示意图,元胞内部由n+区(e)与p-body区(b)以及n-漂移区(c)三者形成了内部寄生npn管,虽然目前成熟版图在引线孔布线时会把n+区与p型区进行短接处理,理论上讲vdmos不会有二次击穿特性,但在瞬间开关状态变换时内部仍会有电流流经n+下面的p型基区,如果流经p型基区的横向电流产生的正向压降超出寄生npn管的be结正向开启电压阀值(一般情况下是0.6v),则会发生寄生npn管开启,此时内部击穿电压会由bvcbo迅速下降到bvceo,而bvceo一般只有bvcbo的60%左右,从而产生二次击穿,一旦发生二次击穿,器件会失效,后果很严重,所以如何防止寄生npn管开启是工艺必须解决的问题。常规vdmos产品工艺流程都是采用先栅氧生长,多晶淀积,多晶掺杂,然后多晶光刻,多晶刻蚀,利用多晶硅栅做p-body注入阻挡层,高温退火,之后n+源光刻,n+注入等一系列固定流程作业。
从晶体管原理可知,要想不发生寄生npn管开启,必须做到发下几点:(1)n+宽度设计越小越好,n+结深越浅越好,当然也不能太浅太淡,必须能保证n+区正面金属形成良好的欧姆接触;(2)p型基区纵向越深越好,电阻值越小越好,在不影响vth的前提下,一般希望p-body注入杂质注入尽可能多,结深尽可能达到设计要求。
技术实现要素:
(一)解决的技术问题
本发明提供一种提高vdmos产品eas能力的工艺方法,解决了现有提高vdmos产品eas能力的方法对影响eas能力的内在因素无法得到改善,vdmos产品使用中寄生npn管开启造成二次击穿的问题。
(二)技术方案
为解决上述技术问题,本发明提供如下技术方案:一种提高vdmos产品eas能力的工艺方法,包括以下步骤:
步骤1:分压环形成,所述分压环形成包括:场氧生长、分压环光刻、分压环腐蚀、分压环注入、分压环氧化和分压环退火;
步骤2:有源区打开,包括有源区光刻、有源区腐蚀和有源区薄氧生长;
步骤3:进行jfet注入与退火;
步骤4:多晶栅光刻版第一次使用,进行加浓p-body带胶注入,之后去胶并高温退火;
步骤5:表面小剂量as+全面注入,把沟道表面偏浓的p型杂质用n型杂质进行适度中和,保证不因为p-body注入加浓后而对vth大小产生偏大影响;
步骤6:栅氧生长、多晶硅淀积、多晶硅掺杂、多晶光刻、多晶刻蚀;
步骤7:源区形成,包括源区n+光刻、源区n+注入、源区n+退火、浅p+全面注入、teos膜淀积、bpsg膜淀积和回流;
步骤8:引线孔形成,包括引线孔光刻和引线孔刻蚀;
步骤9:正面金属形成,包括正面铝硅溅射、正面金属光刻、正面金属刻蚀和合金退火;
步骤10:背面减薄处理,背面多层金属蒸发。
(三)有益效果
相比常规vdmos产品工艺流程,本发明提供的提高vdmos产品eas能力的工艺方法可以大幅度提高p-body注入剂量,具体如下:有源区打开后,先生长氧化层,然后采用多晶栅图形的光刻胶进行带胶p-body加浓注入,去胶后进行p-body高温退火,之后增加一步表面小剂量as+杂质注入,把沟道表面偏浓的p-body杂质中和掉一部分,保证后续正常的vth所需要的表面p型沟道杂质浓度,但整个p-body的方块相比正常工艺要小很多,寄生npn管开启的难度加大了,有力地提高了eas能力,之后再进行正常的栅氧生长,多晶淀积,多晶掺杂,多晶栅光刻刻蚀,当然由于p-body注入与退火提前加工了,所以直接可以进行n+源光刻与注入了,后续流程跟正常一样,在没有额外增加光刻版的前提下,只把多晶栅光刻版多使用了一次,就大大激活了工艺条件,从而达到提高eas能力的目的,构思巧妙、新颖且没有破坏正常的vdmos结构与原理,实用性强。
附图说明
图1为元胞结构示意图。
具体实施方式
下面将结合本发明实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供的一种提高vdmos产品eas能力的工艺方法,步骤如下:
步骤1:形成分压环,包括场氧生长、分压环光刻、分压环腐蚀、分压环注入、分压环氧化和分压环退火;
步骤2:有源区打开,包括有源区光刻、有源区腐蚀和有源区薄氧生长;
步骤3:进行jfet注入与退火;
步骤4:多晶栅光刻版第一次使用,进行加浓p-body带胶注入,之后去胶并高温退火;
步骤5:表面小剂量as+全面注入,把沟道表面偏浓的p型杂质用n型杂质进行适度中和,保证不因为p-body加浓后而对vth大小产生偏大影响;
步骤6:栅氧生长、多晶硅淀积、多晶硅掺杂、多晶光刻、多晶刻蚀;
步骤7:形成源区,包括源区n+光刻、源区n+注入、源区n+退火、浅p+全面注入、teos膜淀积、bpsg膜淀积和回流;
步骤8:形成引线孔,包括引线孔光刻和引线孔刻蚀;
步骤9:形成正面金属,包括正面铝硅溅射、正面金属光刻、正面金属刻蚀和合金退火;
步骤10:背面减薄处理,背面多层金属蒸发。
以一颗4n60常规产品举例,正常工艺加工,eas电流能力只有4a左右,采用本发明提供的方法后,eas电流能力可达6a左右,同一个产品,eas能力可以提高30%以上,提高幅度明显;当然本发明亦可用于igbt器件,改善latch-up。本发明提供的提高vdmos产品eas能力的工艺方法构思巧妙、新颖且没有破坏正常的vdmos结构与原理,实用性强。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。