一种减小FinFET侧墙刻蚀中鳍部损失的方法与流程

本发明涉及集成电路工艺制造技术领域，更具体地，涉及一种减小finfet侧墙刻蚀中鳍部损失的方法。

背景技术：

随着半导体技术的不断发展，传统的平面器件已难以满足人们对高性能器件的需求。

请参阅图1，图1是现有的一种鳍式场效应晶体管的立体结构示意图。如图1所示，该鳍式场效应晶体管(finfet)结构包括：位于底层的半导体衬底10，在所述半导体衬底10上形成有凸起的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀得到的；介质层11覆盖在所述半导体10的表面以及鳍部14的侧壁的一部分；栅极结构12横跨在所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层和位于栅介质层上的栅电极。更多关于鳍式场效应晶体管的介绍请参考公开号为“us7868380b2”的美国专利。

其中，在对现有的鳍式场效应晶体管进行侧墙刻蚀时，在保留栅极的侧墙同时，需要去除鳍(fin)侧面的侧墙材料。然而，针对这种深宽比超过10的刻蚀，需要进行500％以上的过刻蚀，这样的过程会造成fin表面的硅损失(损失大于5nm)。

当前技术中，通常是采用低能量的离子刻蚀加上偏压的方法来刻蚀侧墙。这种工艺在减少fin表面硅的损失的同时，可以去除干净fin侧面的侧墙；但是，该工艺对栅极侧墙也有很大的损失，而且还会带来一些其它的问题。

因此，急需找到一种新的减小finfet侧墙刻蚀中鳍部损失的方法，以消除现有技术存在的不足。

技术实现要素：

本发明的目的在于克服现有技术存在的上述缺陷，提供一种减小finfet侧墙刻蚀中鳍部损失的方法。

为实现上述目的，本发明的技术方案如下：

一种减小finfet侧墙刻蚀中鳍部损失的方法，包括以下步骤：

步骤s01：提供一半导体衬底，在所述半导体衬底上形成finfet的鳍部和栅极；

步骤s02：淀积侧墙材料，将所述鳍部和栅极覆盖；

步骤s03：对所述侧墙材料执行以沉积保护层为目的的第一干法刻蚀，至少在所述鳍部的顶面上形成保护层；

步骤s04：继续对所述侧墙材料执行以刻蚀去除为目的的第二干法刻蚀，对所述鳍部侧壁上的侧墙材料进行去除；

步骤s05：循环重复步骤s03和步骤s04，直至将所述鳍部侧壁上的侧墙材料去除干净。

进一步地，所述保护层作为刻蚀去除侧墙材料时的牺牲层。

进一步地，所述保护层的材料与侧墙材料相同。

进一步地，步骤s02中，通过化学气相沉积在所述鳍部和栅极上覆盖形成厚度均等的一层侧墙材料。

进一步地，步骤s03中，执行第一干法刻蚀时，利用刻蚀气体反应后的生成物在所述鳍部的顶面上和栅极的顶面上的堆积，形成所述保护层；

进一步地，所述侧墙材料为二氧化硅，进行第一干法刻蚀时，采用四氯化硅和氧气作为刻蚀气体，并关闭偏压，利用四氯化硅和氧气反应生成的二氧化硅，在鳍部的顶面上和栅极的顶面上堆积，形成所述保护层。

进一步地，步骤s04中，执行第二干法刻蚀时，利用所述保护层作为牺牲层，在消耗顶面上保护层的同时，对所述栅极侧壁和鳍部侧壁上的侧墙材料进行去除；

进一步地，所述保护层材料和侧墙材料相同，进行第二干法刻蚀时，采用含f气体和惰性气体作为刻蚀气体，并开启偏压，利用产生的轰击作用，实现在消耗保护层的同时，同步去除所述鳍部侧壁和所述栅极侧壁的侧墙材料。

进一步地，所述半导体衬底材料为单晶硅、多晶硅或非晶硅；或者，所述半导体衬底材料为硅、锗、砷化镓或硅锗化合物；或者，所述半导体衬底具有外延层；或者，所述半导体衬底为绝缘体上的硅衬底。

进一步地，所述鳍部为掺杂了n型或p型杂质的单晶硅。

本发明可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，降低了工艺成本。

附图说明

图1是现有的一种鳍式场效应晶体管的立体结构示意图。

图2是本发明一较佳实施例的一种减小finfet侧墙刻蚀中鳍部损失的方法流程示意图。

图3～图7是本发明一较佳实施例中实现图2的方法的工艺步骤示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参阅图2，图2是本发明一较佳实施例的一种减小finfet侧墙刻蚀中鳍部损失的方法流程示意图；同时，请参阅图3～图7，图3～图7是根据图2的方法形成一种减小finfet侧墙刻蚀中鳍部硅损失的方法的工艺步骤示意图。如图2所示，本发明的一种减小finfet侧墙刻蚀中鳍部损失的方法，可包括以下步骤：

步骤s01：提供一半导体衬底，在半导体衬底上形成finfet的鳍部和栅极。

请参考图3。本发明中使用的半导体衬底可以是单晶硅、多晶硅或非晶硅；半导体衬底也可以是硅、锗、砷化镓或硅锗化合物；半导体衬底还可以具有外延层或绝缘体上的硅衬底(soi衬底)；半导体衬底还可以是其它半导体材料，在此不再一一赘述。

本实施例中，以采用硅衬底100为例加以说明。可采用形成finfet器件的标准工艺步骤，在硅衬底100上形成finfet的鳍部(fin)200和栅极(gate)300。其中，形成的鳍部200可以为掺杂了n型或p型杂质的单晶硅；栅极材料可以是金属材料或者多晶硅，或者其他适用的栅极材料。

步骤s02：淀积侧墙材料，将鳍部和栅极覆盖。

请参考图4。具体的，在硅衬底100上全面淀积侧墙材料400。本实施例中，可通过化学气相沉积等形成厚度均等的一层侧墙材料400；侧墙的材料可优选为氮化硅或者二氧化硅等。侧墙材料400的厚度优选为

步骤s03：对侧墙材料执行以沉积保护层为目的的第一干法刻蚀，至少在鳍部的顶面上形成保护层。

请参阅图5。形成保护层的作用是作为刻蚀去除侧墙材料时的牺牲层。因而保护层可采用与侧墙材料相同的材料形成。本步骤可包括：

执行第一干法刻蚀时，可利用刻蚀气体反应后的生成物在鳍部200的顶面上和栅极300的顶面上的堆积，形成保护层500。以采用二氧化硅作为侧墙材料为例，具体可以是：进行第一干法刻蚀时，可采用四氯化硅和氧气作为刻蚀气体，并关闭偏压，利用四氯化硅和氧气反应生成的二氧化硅，在鳍部200的顶面上和栅极300的顶面上堆积，形成保护层500。

步骤s04：继续对侧墙材料执行以刻蚀去除为目的的第二干法刻蚀，对鳍部侧壁上的侧墙材料进行去除。

请参阅图6。第二干法刻蚀可采用常规的侧墙刻蚀工艺，目的是刻蚀去除栅极300侧壁和鳍部200侧壁上的侧墙材料。此时，利用保护层500作为牺牲层，在消耗顶面上保护层500的同时，对栅极300侧壁和鳍部200侧壁上的侧墙材料进行去除。具体可以是：进行第二干法刻蚀时，可采用含f气体(例如cf4)和惰性气体(例如ar)作为刻蚀气体，并开启偏压，利用产生的轰击作用，实现在消耗保护层500的同时，更加激烈地刻蚀鳍部200侧面和栅极300侧面的侧墙材料400，从而同步将鳍部200侧壁和栅极300侧壁处的侧墙材料400逐步去除。

步骤s05，循环重复步骤s03和步骤s04，直至将鳍部侧壁上的侧墙材料去除干净。

本步骤即不断循环重复执行第一干法刻蚀和第二干法刻蚀，通过不断沉积保护层500和进行侧墙材料400的刻蚀，可以精确控制刻蚀过程和刻蚀量，直到将鳍部200侧壁上的侧墙材料400去除干净。此时，栅极侧墙400’也就最终形成了，如图7所示。

相比现有技术，本发明的一种减小finfet侧墙刻蚀中鳍部损失的方法，在刻蚀过程中，首先关闭偏压，以sicl4和o2作为刻蚀气体，由于这步是以沉积为主的，生成的sio2主要在fin的表面堆积，形成保护层；而保护层在鳍部(fin)的侧面沉积量很少；然后开启偏压，利用含f的气体和ar轰击，在消耗鳍部(fin)表面的sio2保护层时，更加激烈地刻蚀了fin侧面的侧墙。重复这样的步骤，直到鳍部(fin)侧壁的侧墙去除干净。

同时，本发明的工艺可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，降低了工艺成本。

此外，在完成上述步骤后，可继续执行形成cmos器件的其他工艺，这些工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不再赘述。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。