薄膜晶体管及制备方法、像素结构、阵列基板和显示面板与流程

本公开涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、像素结构、阵列基板和显示面板。

背景技术：

顶栅型薄膜晶体管(tft)具有短沟道的特点，所以其开态电流ion得以有效提升，因而可以显著提升显示效果并且能有效降低功耗。而且顶栅型tft的栅极与源漏极重叠面积小，因而产生的寄生电容较小，所以发生gds等不良的可能性也降低。由于顶栅型tft具有上述显著优点，所以越来越受到人们的关注。

但是现有的顶栅型tft的电路结构中，通常采用遮光金属层进行tft的串联，较薄的遮光金属层导电性不好，导致电阻较大从而影响驱动效果。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种薄膜晶体管及其制备方法、像素结构、阵列基板和显示面板，可以提升产品良率，提高驱动效果，进而提高产品的显示质量。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种薄膜晶体管，包括：提供基板；在基板上形成遮光层；在所述遮光层远离所述基板的一侧形成缓冲层；在所述缓冲层远离所述遮光层的一侧形成有源层；在所述缓冲层未形成所述有源层的部分中形成第一过孔，暴露出所述遮光层；在所述有源层远离所述缓冲层的一侧形成第一栅极层；在所述过孔中形成第二栅极层；形成层间介电层覆盖所述第一栅极层和第二栅层；在所述层间介电层中形成暴露所述有源层的第二过孔和暴露所述第二栅极层的第三过孔；在所述第二过孔和所述第三过孔中形成源漏层。

本公开的一种示例性实施例中，所述第一栅极层和所述第二栅层采用同种材料同时形成。

本公开的一种示例性实施例中，所述薄膜晶体管的制备方法还包括在形成所述第一栅极层后，采用自对准工艺对所述有源层进行导体化处理。

本公开的一种示例性实施例中，所述在所述有源层远离所述缓冲层的一侧形成第一栅极层还包括在形成所述第一栅极层之前，在所述有源层远离所述缓冲层的一侧形成栅绝缘层。

根据本公开的另一方面，提供一种薄膜晶体管，包括：基板；遮光层，形成在所述基板上；缓冲层，形成在所述遮光层远离所述基板的一侧；有源层，形成在所述缓冲层远离所述遮光层的一侧；第一栅极层，形成在所述有源层远离所述缓冲层的一侧；第二栅极层，形成在所述缓冲层中，与所述遮光层接触；层间介电层，覆盖所述第一栅极层和第二栅层；第一过孔、第二过孔和第三过孔，形成在所述层间介电层中；源漏层，形成在所述第一过孔、第二过孔和第三过孔中，所述源漏层通过所述第一过孔和第二过孔与所述有源层接触，所述源漏层通过所述第三过孔与所述第二栅极层接触。

本公开的一种示例性实施例中，与所述源漏层接触的有源层为经过导体化处理的有源层。

本公开的一种示例性实施例中，所述的薄膜晶体管还包括形成在所述有源层与所述栅极层之间的栅绝缘层。

根据本公开的另一方面，提供一种像素结构，包括：多个亚像素，其中每个亚像素包括如上所述的薄膜晶体管，其中

所述多个亚像素的薄膜晶体管通过所述第一栅极层串联连接，进行所述多个亚像素的薄膜晶体管的驱动。

本公开的一种示例性实施例中，所述多个亚像素包括红、绿、蓝和白四个亚像素。

本公开的一种示例性实施例中，每个所述亚像素包括开关薄膜晶体管、驱动薄膜晶体管、补偿薄膜晶体管。

根据本公开的另一方面，提供一种阵列基板，包括如上所述的薄膜晶体管。

根据本公开的另一方面，提供一种显示面板，包括如上所述的像素结构。

采用本公开示意性实施例提出的薄膜晶体管及其制备方法，有效避免了不同步刻蚀极易造成的某一过孔的过度刻蚀或者刻蚀不透的问题，并且将源漏金属层通过栅极层与遮光金属层连接，可以提升产品良率，提高驱动效果，进而提高产品的显示质量。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示意性示出现有技术中薄膜晶体管在制备过程中的结构示意图之一；

图2示意性示出现有技术中薄膜晶体管在制备过程中的结构示意图之二；

图3示意性示出现有技术中薄膜晶体管在制备过程中的结构示意图之三；

图4示意性示出现有技术中像素结构的结构示意图之一；

图5示意性示出现有技术中像素结构的结构示意图之二；

图6示意性示出本公开示例性实施例中薄膜晶体管在制备过程中的结构示意图之一；

图7示意性示出本公开示例性实施例中薄膜晶体管在制备过程中的结构示意图之二；

图8示意性示出本公开示例性实施例中薄膜晶体管在制备过程中的结构示意图之三；

图9示意性示出本公开示例性实施例中薄膜晶体管在制备过程中的结构示意图之四；

图10示意性示出本公开示例性实施例中薄膜晶体管的结构示意图；

图11示意性示出本公开示例性实施例中像素结构的结构示意图之一；以及

图12示意性示出本公开示例性实施例中像素结构的结构示意图之二。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

在顶栅型显示装置产品电路设计中，以amoled(有源矩阵有机发光二极管)为例，经常采用三个薄膜晶体管加上一个电容(3t1c)的结构，并且使用铟镓锌氧化物(igzo)半导体做有源层。

下面将结合图1-3对现有技术中顶栅型薄膜晶体管制备方法进行详细描述，图1至图3分别为在薄膜晶体管制备过程中各阶段所得到的薄膜晶体管的结构示意图。

参考图1至图3，现有技术中顶栅型薄膜晶体管制备方法包括如下步骤：首先提供基板100，在基板上形成遮光层101，遮光层101一般由遮光金属利用构图工艺构成，然后在基板100上形成缓冲层102，覆盖所述遮光层101，在缓冲层上形成有源层103，在有源层103上形成栅绝缘层104和栅极层105，在栅极层105形成之后不进行光刻胶的剥离接着就采用自对准工艺对有源层103进行导体化处理，在有源层103的两端形成导体化的有源层103-1和103-2，然后形成层间介电层(ild)106，然后曝光构图并干刻形成部分cnt(contact，连接)过孔107，参见图1。

接着曝光构图并干刻，将部分cnt过孔形成为cnt过孔108暴露出遮光层，参见图2，同时形成ild过孔109和110，暴露出有源层103-1和103-2。

形成cnt过孔108和ild过孔109和110之后，进行源漏层111的沉积和图案化，得到如图3的薄膜晶体管结构。

这种制备方法中，使下半部分cnt过孔和ild过孔同时刻蚀的工艺可以缩短制程时间，但是由于下半部分cnt过孔主要刻蚀缓冲层无机层，而ild过孔主要刻蚀ild无机层，两种无机层的材质不同从而刻蚀速率不同，导致很难精确控制使cnt过孔和ild过孔同时刻蚀完成，而且由于前面的栅绝缘层刻蚀存在过刻会去除部分缓冲层，导致后面下半部分的cnt过孔刻蚀更难以控制与ild过孔达到同步刻蚀完成，这种不同步极易造成某一过孔的过度刻蚀或者刻蚀不透。

另外，而且大尺寸顶栅型amoled产品设计中，为了提高显示质量，大都采用3t1c的电路设计，即一个亚像素结构中有三个tft和1个电容，3个tft分别是开关tft、驱动tft和补偿tft，这些tft巧妙的布置在每个亚像素的旁边。其中r、g、b、w四个亚像素的tft又通过遮光金属层进行串联起来，即所谓的“一拖四”设计，即遮光金属层不仅起到遮光和形成“三明治”结构电容的作用，还起到“一拖四”电路串联的作用。如图4所示，在现有技术的像素结构中，形成遮光金属层101的同时，利用同一图案化工艺形成由遮光金属层相同的材质构成的串联线101-1，用于将r、g、b、w四个亚像素的tft串联起来，这里为清楚起见，仅示意性地示出了采用同一图案化工艺形成的遮光金属层101和串联线101-1。

图5更详细地示出了现有顶栅型amoled产品的像素结构。如图5所示，像素结构中的一个亚像素包括开关薄膜晶体管t1、驱动薄膜晶体管t2和补偿薄膜晶体管t3，以及一电容(未示出)，开关薄膜晶体管t1、驱动薄膜晶体管t2和补偿薄膜晶体管t3的栅极与串联线101-1连接起来，串联线101-1与遮光金属层101采用相同材质利用同一图案化工艺同时形成，实现对薄膜晶体管的驱动。

但是由于遮光金属层做的较薄导电性不是特别好，导致电阻较大从而影响驱动效果。同时如上所述，现有技术中的制备方法容易造成过孔的过度刻蚀或者刻蚀不透。

为了解决现有技术中存在的问题，本公开提出一种全新的顶栅型tft制备工艺，下面将结合图6-10进行详细描述。

本公开示例性实施例中顶栅型薄膜晶体管制备方法包括如下步骤：如图6所示，首先提供基板200，在基板上形成遮光层201，遮光层201一般由遮光金属利用构图工艺构成，然后在基板200上形成缓冲层202，覆盖所述遮光层101，在缓冲层上形成有源层203，在有源层203上形成栅绝缘层204，所述栅绝缘层覆盖有源层203和缓冲层202，在缓冲层和栅绝缘层中形成过孔208，暴露出遮光金属层201。

接着如图7和图8所示，在栅绝缘层204上沉积栅极层，并且采用光刻胶为掩膜进行图案化处理，在栅绝缘层204上与有源层203对应的位置形成第一栅极层205-1，在过孔208中形成第二栅极层205-2，然后对第一栅极层205-1和第二栅极层205-2上的光刻胶212不进行剥离，接着就采用自对准工艺对有源层203进行导体化处理，在有源层203的两端形成导体化的有源层203-1和203-2。之后再进行光刻胶212的剥离，然后形成层间介电层206覆盖第一栅极层205-1和第二栅极层205-2。

之后，如图9所示，对层间介电层(ild)106进行构图并干刻形成暴露出第二栅极层205-2的过孔209，以及暴露出有源层203-1的过孔210和暴露出有源层203-2的过孔211。

最后，进行源漏层212的沉积和图案化，得到如图10的薄膜晶体管结构，源漏层212沉积在过孔209、210和211中，通过过孔，源漏层212分别与第二栅极层205-2以及有源层203-1、203-2接触。

采用本公开示意性实施例提出的薄膜晶体管的制备方法，可以将源漏层与遮光层的连接通过中间的栅极层串接起来，不用形成一通到底的cnt过孔，可以有效避免常规工艺流程中下半部分的cnt过孔刻蚀与ild过孔难以同步刻蚀完成的工艺难题，进而有效避免了这种不同步刻蚀极易造成的某一过孔的过度刻蚀或者刻蚀不透的问题，可以提升产品良率，提高驱动效果，进而提高产品的显示质量。

本公开示例性实施例还提供一种薄膜晶体管结构，采用如上所述的制备方法所形成的，其结构示意图如图10所示。

该薄膜晶体管包括：基板200，形成在所述基板200上遮光层201，形成在遮光层201远离基板200的一侧的缓冲层202，有源层203，包括其两端被导体化的有源层203-1和203-2，形成在所述缓冲层202远离所述遮光层201的一侧，过孔208形成在缓冲层202未形成所述有源层的部分中，第一栅极层205-1，形成在所述有源层203远离所述缓冲层202的一侧；第二栅极层205-2，形成在缓冲层202的过孔中，与所述遮光层201接触；层间介电层206，覆盖第一栅极层205-1和第二栅层205-2；过孔210、过孔211、过孔209，形成在所述层间介电层中；源漏层212，形成在过孔210、过孔211和过孔209中，分别与所述有源层203-1、203-2和所述第二栅极层205-2接触。

本示例性实施例提供的薄膜晶体管中的源漏层212通过第二栅极层205-2与遮光金属层201连接，而不是如现有技术中源漏层直接与遮光金属层连接，避免了形成连接用的过孔过程中，过孔的过度刻蚀或者刻蚀不透的问题。

采用本公开示意性实施例提出的薄膜晶体管，有效避免了不同步刻蚀极易造成的某一过孔的过度刻蚀或者刻蚀不透的问题，并且将源漏金属层通过栅极层与遮光金属层连接，可以提升产品良率，提高驱动效果，进而提高产品的显示质量。

本公开示例性实施例还提供一种像素结构，包括多个亚像素，其中每个亚像素包括如上所述本公开示例性实施例提供的薄膜晶体管，例如，所述多个亚像素包括红(r)、绿(g)、蓝(b)和白(w)四个亚像素，每个亚像素的薄膜晶体管通过所述第一栅极层205-1串联连接，进行每个亚像素的薄膜晶体管的驱动。

在本公开示例性实施例提供的像素结构中，不需要在形成遮光层201的同时再形成用于将四个亚像素的tft串联起来串联线，其示意图如图11。

本公开示例性实施例提供的像素结构的详细结构示意图如图12所示，像素结构中的一个亚像素包括开关薄膜晶体管t1、驱动薄膜晶体管t2和补偿薄膜晶体管t3，以及一电容(未示出)，开关薄膜晶体管t1、驱动薄膜晶体管t2和补偿薄膜晶体管t3的栅极与栅极金属线205-3连接起来，栅极金属线205-3与栅极层205采用相同材质利用同一图案化工艺同时形成，栅极金属线将每个像素结构中的薄膜晶体管连接起来并且与vdd(电源电压漏极)走线和补偿线连接，进行“一拖四”驱动，由于栅极金属线的导电性更好，从而能极大提高驱动效果。

本公开的示例性实施例还提供一种阵列基板，包括如上所述本公开实施例提供的薄膜晶体管结构。

本公开的示例性实施例还提供一种显示面板，包括如上所述本公开实施例提供的像素结构。

此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。