一种分栅SONOS存储器件的制作方法

本发明涉及一种半导体器件，特别是涉及一种分栅sonos存储器件。

背景技术：

具有低操作电压和更好的coms工艺兼容性的sonos(semiconductoroxidenitrideoxidesemiconductor)技术被广泛用于各种嵌入式电子产品如金融ic卡、汽车电子等应用。2tsonos(2transistors)技术由于其低功耗得到了很多应用的青睐。但是2t结构与生俱来的缺点就是其较大的芯片面积损耗。

相对于2tsonos，分栅(split-gate)sonos存储器件更省面积，如图1，图1显示为传统工艺的sonos存储器件结构示意图。其中，接触孔11将选择管和存储管作为背靠背的整体间隔开，其中衬底1上的ono氮氧化层2上具有存储管多晶硅栅3，在存储管多晶硅栅3的顶部具有存储管栅上氮化硅7，在多晶硅栅3和存储管栅上氮化硅7的两侧壁具有多晶硅间氮化硅4；在多晶硅间氮化硅4的一侧壁具有选择管，该选择管由位于衬底1上的选择管栅氧化层5、该选择管栅氧化层5上的选择管多晶硅栅6构成；在多晶硅间氮化硅4的另一侧壁和选择管多晶硅栅6的外侧壁均设有侧墙8。在存储管和选择管的沟道中注入轻漏极掺杂9以及源漏注入10。

通常，低功耗的sonos应用中，选择管的开启电压vth要求大于1v以防止漏电；但是存储管sonos的开启电压vth要求小于0v以实现低功耗读取操作。但是，在分栅sonos器件结构中，由于选择管和存储管背靠背相邻，采用整个沟道注入的方式调整任何一个器件的阈值电压肯定会使得另一个器件的沟道受到影响。众所周知，对器件沟道反复掺杂会极大的降低器件沟道的迁移率，退化器件的性能。

因此，需要提出一种器件结构来解决上述问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种分栅sonos存储器件，用于解决现有技术中采用整个沟道注入的方式调整背靠背相邻的选择管或存储管，器件的阈值电压会使得另一个器件的沟道受到反复掺杂而极大的降低器件沟道的迁移率，退化器件的性能的问题。

为实现上述目的及其他相关目的，本发明提供一种分栅sonos存储器件，该器件至少包括：p型衬底1及形成于所述p型衬底1上的栅氧化层3和氮氧化层10；所述栅氧化层3上依次设有选择管多晶硅栅4和位于所述选择管多晶硅栅4上的顶端氧化层5，三者构成层叠结构；覆盖所述层叠结构侧壁的隔离层；所述氮氧化层10上表面设有存储管多晶硅栅12；所述氮氧化层10和所述存储管多晶硅栅12的一个侧壁紧靠所述层叠结构一侧的隔离层；形成于所述选择管多晶硅栅4和存储管多晶硅栅12下方、所述p型衬底1表面区域的存储管p型阱2；所述选择管多晶硅栅4远离所述存储管多晶硅栅12的一侧设有源端；所述源端与所述选择管多晶硅栅4之间的p型衬底沟道表面形成有p型硼注入区6；所述存储管多晶硅栅12下方p型衬底的沟道表面形成有n型砷注入区9；所述存储管多晶硅栅12远离所述选择管多晶硅栅4的一侧设有漏端。

优选地，所述隔离层包括紧靠所述层叠结构的第一侧墙7和紧靠所述第一侧墙的ono氮氧化层10，所述存储管多晶硅栅12的一个侧壁紧靠所述层叠结构一侧的ono氮氧化层10，所述层叠结构另一侧的ono氮氧化层10外侧壁还设有第二侧墙15；所述存储管多晶硅栅12的另一个侧壁设有氧化层13，该氧化层13的外侧壁设有第二侧墙15。

优选地，所述源端与所述选择管多晶硅栅4之间的p型衬底沟道表面除了形成有硼注入区6外还形成有n型砷注入区9。

优选地，所述选择管多晶硅栅4远离所述存储管多晶硅栅12的一侧的源端包括：注入于所述衬底表面区域的n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16。

优选地，所述选择管多晶硅栅4远离所述存储管多晶硅栅12的一侧的源端包括：注入于所述衬底表面区域的n型注入区8。

优选地，所述存储管多晶硅栅12远离所述选择管多晶硅栅4一侧的漏端包括：注入于所述衬底表面区域的n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16。

优选地，所述器件还包括位于所述衬底上、所述存储管多晶硅栅12一侧的cmos管，该coms管至少包括：形成于所述衬底表面区域的cmos管阱2-1，位于所述cmos管阱上的cmos管栅氧化层11以及位于该cmos管栅氧化层11上的cmos管多晶硅栅12；所述cmos管栅氧化层11和cmos管多晶硅栅12的侧壁覆盖有氧化层13，所述氧化层13的外侧壁覆盖有第二侧墙15；所述cmos管的源漏端均包括有：注入于所述衬底表面区域的n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16。

优选地，所述p型硼注入区6中的硼注入的能量为2.5kev～25kev；剂量为5.0e12～5.0e13/cm^2。

优选地，所述n型注入区8中的n型注入的能量为2kev～20kev；剂量范围为1e14～1e15/cm^2。

如上所述，本发明的分栅sonos存储器件，具有以下有益效果：在该器件结构中，形成选择管单边硼注入区、选择管源端单边砷或锑注入区，硼注入区中的硼经扩散到选择管沟道中实现选择管阈值电压调整；存储管的阈值电压调整通过形成n型砷注入区；最终实现选择管阈值电压调整和存储管器件的阈值电压调整之间互不影响，提高器件性能，降低制造成本

附图说明

图1显示为传统工艺的sonos存储器件结构示意图。

图2显示为本发明的一种分栅sonos存储器件结构示意图。

图3显示为本发明的另一种分栅sonos存储器件结构示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图2所示，图2显示为本发明的一种分栅sonos存储器件结构示意图。本实施例中，该器件结构包括：p型衬底1及形成于所述p型衬底1上的栅氧化层3和ono氮氧化层10；所述栅氧化层3用以形成所述选择管的栅氧化层；所述氮氧化层10为氧化层-氮化层-氧化层的多层结构，作为存储管的ono层；所述栅氧化层3上依次设有选择管多晶硅栅4和位于所述选择管多晶硅栅4上的顶端氧化层5，三者构成层叠结构；亦即位于所述衬底上表面从下而上的三层结构依次为：所述栅氧化层3、选择管多晶硅栅4、顶端氧化层5。

所述分栅sonos存储器件还包括：覆盖所述层叠结构侧壁的隔离层；本实施例中优选地，所述隔离层包括紧靠所述层叠结构的第一侧墙7和紧靠所述第一侧墙的ono氮氧化层10，所述层叠结构的两个侧壁都设有所述隔离层，所述第一侧墙7与所述层叠结构紧靠，所述ono氮氧化层10紧靠所述第一侧墙7的外侧壁。

如图2所示，位于p型衬底上的所述ono氮氧化层10的上表面设有存储管多晶硅栅12；所述ono氮氧化层10和所述存储管多晶硅栅12的一个侧壁紧靠所述层叠结构一侧的隔离层；也就是说，所述位于所述ono氮氧化层10上的存储管多晶硅栅12用以形成所述存储管的栅极，该栅极与所述选择管的栅极紧靠，而如上所述，选择管的栅极包括所述层叠结构，在所述层叠结构的外侧设有所述隔离层，因此，所述选择管栅极的多晶硅栅12以及其下的ono氮氧化层10的侧面与所述选择管层叠结构外侧的隔离层紧密结合。如图2所示，所述存储管多晶硅栅12和其下的ono氮氧化层10位于所述选择管的栅极层叠结构的左侧。

如图2所示，本实施例优选地，所述层叠结构另一侧的ono氮氧化层10外侧壁还设有第二侧墙15；也就是说所述层叠结构其中一侧的ono氮氧化层10的外侧壁与所述存储管多晶硅栅12的侧壁紧靠，而其另一侧的另一侧的ono氮氧化层10外侧壁被所述第二侧墙15所覆盖，如图2中所述层叠结构右边的ono氮氧化层10外侧壁被所述第二侧墙15所覆盖。

所述存储管多晶硅栅12的另一个侧壁设有氧化层13，该氧化层13的外侧壁设有第二侧墙15。也就是说，所述存储管多晶硅栅12的其中一个侧壁与所述层叠结构外侧壁的ono氮氧化层10紧靠，其另一个侧壁被所述氧化层13所覆盖，图2中，所述存储管多晶硅栅12左侧的外侧壁上有氧化层13，该氧化层13的外侧壁被所述第二侧墙15覆盖。

本发明的所述分栅sonos存储器件还包括：形成于所述选择管多晶硅栅4和存储管多晶硅栅12下方、所述p型衬底1表面区域的存储管p型阱2；所述选择管多晶硅栅4远离所述存储管多晶硅栅12的一侧设有源端；图2中，所述选择管多晶硅栅4的右侧为远离所述存储管多晶硅栅12的一侧，该侧设有用于本发明的分栅sonos存储器件的源端。

如图2所示，该分栅sonos存储器件的所述源端与所述选择管多晶硅栅4之间的p型衬底沟道表面形成有p型硼注入区6；形成所述p型硼注入区6是通过自对准工艺或增加光罩层实现选择管单边boron注入形成，boron注入经后续扩散到选择管沟道中实现选择管阈值电压调整。优选地，本实施例中所述p型硼注入区6中的硼注入的能量为2.5kev～25kev；剂量为5.0e12～5.0e13/cm^2。只在选择管的一侧形成boron注入，该boron注入经后续热过程扩散到选择管的沟道中，因此能对选择的阈值电压进行调整，并且不影响其他类型器件特性；同时boron质量较轻，因此在后续的热过程中更容易扩散到选择管的沟道中。由于是单边的boron注入，因此该选择管的沟道掺杂不均匀。boron注入的能量为2.5kev～25kev，剂量范围为5.0e12～5.0e13#/cm^2。此处单边的boron注入为自对准注入，无需增加额外的光罩层，有利于降低成本。本实施例优选地，如图2所示，在所述选择管多晶硅栅4远离所述存储管多晶硅栅12的一侧的源端包括：注入于所述衬底表面区域的n型注入区8。也就是说在所述选择管多晶硅栅4的左侧为远离所述存储管多晶硅栅12的一侧，该侧的源端还具有形成于所述衬底表面区域的n型注入区8，本实施例中，该n型注入区8为砷和锑的注入。优选地，所述n型注入区8中的n型注入的能量为2kev～20kev；剂量范围为1e14～1e15/cm^2。由于砷和锑质量大，因此在后续热过程中不容易扩散到选择管的整个沟道中，而是扩散到选择管的沟道边缘实现连接。

所述存储管多晶硅栅12下方p型衬底的沟道表面形成有n型砷注入区9；该n型砷注入区9通过光罩或通过自对准工艺实现注入。所述存储管多晶硅栅12远离所述选择管多晶硅栅4的一侧设有漏端。如图2所示，所述存储管多晶硅栅12的左侧为远离所述选择管多晶硅栅4的一侧，该侧设有本发明的分栅sonos存储器件的漏端。本实施例优选地，所述漏端包括：注入于所述衬底表面区域的n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16，所述n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16用以实现所述分栅sonos存储器件中存储管的漏端。

本实施例的所述分栅sonos存储器件还包括位于所述p型衬底上的cmos管，如图2所示，该cmos管形成于所述存储管多晶硅栅12左边的一侧。具体地，所述coms管包括：形成于所述衬底表面区域的cmos管阱2-1，位于所述cmos管阱上的cmos管栅氧化层11，所述cmos管栅氧化层11位于所述衬底上的所述cmos管阱2-1的上方区域。

所述coms管还包括位于该cmos管栅氧化层11上的cmos管多晶硅栅12；所述cmos管栅氧化层11和cmos管多晶硅栅12的左右两个侧壁都覆盖有氧化层13，形成的两个氧化层13的外侧壁覆盖有第二侧墙15；所述cmos管的源、漏端均包括有：注入于所述衬底表面区域的n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16，该n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16形成于如图2所示的所述cmos管的源、漏端的衬底表层区域。

实施例二

如图3所示，图3显示为本发明的另一种分栅sonos存储器件结构示意图。本实施例中，该器件结构包括：p型衬底1及形成于所述p型衬底1上的栅氧化层3和ono氮氧化层10；所述栅氧化层3用以形成所述选择管的栅氧化层；所述氮氧化层10为氧化层-氮化层-氧化层的多层结构，作为存储管的ono层；所述栅氧化层3上依次设有选择管多晶硅栅4和位于所述选择管多晶硅栅4上的顶端氧化层5，三者构成层叠结构；亦即位于所述衬底上表面从下而上的三层结构依次为：所述栅氧化层3、选择管多晶硅栅4、顶端氧化层5。

所述分栅sonos存储器件还包括：覆盖所述层叠结构侧壁的隔离层；本实施例中优选地，所述隔离层包括紧靠所述层叠结构的第一侧墙7和紧靠所述第一侧墙的ono氮氧化层10，所述层叠结构的两个侧壁都设有所述隔离层，所述第一侧墙7与所述层叠结构紧靠，所述ono氮氧化层10紧靠所述第一侧墙7的外侧壁。

如图3所示，位于p型衬底上的所述ono氮氧化层10的上表面设有存储管多晶硅栅12；所述ono氮氧化层10和所述存储管多晶硅栅12的一个侧壁紧靠所述层叠结构一侧的隔离层；也就是说，所述位于所述ono氮氧化层10上的存储管多晶硅栅12用以形成所述存储管的栅极，该栅极与所述选择管的栅极紧靠，而如上所述，选择管的栅极包括所述层叠结构，在所述层叠结构的外侧设有所述隔离层，因此，所述选择管栅极的多晶硅栅12以及其下的ono氮氧化层10的侧面与所述选择管层叠结构外侧的隔离层紧密结合。如图3所示，所述存储管多晶硅栅12和其下的ono氮氧化层10位于所述选择管的栅极层叠结构的左侧。

如图3所示，本实施例优选地，所述层叠结构另一侧的ono氮氧化层10外侧壁还设有第二侧墙15；也就是说所述层叠结构其中一侧的ono氮氧化层10的外侧壁与所述存储管多晶硅栅12的侧壁紧靠，而其另一侧的另一侧的ono氮氧化层10外侧壁被所述第二侧墙15所覆盖，如图3中所述层叠结构右边的ono氮氧化层10外侧壁被所述第二侧墙15所覆盖。

所述存储管多晶硅栅12的另一个侧壁设有氧化层13，该氧化层13的外侧壁设有第二侧墙15。也就是说，所述存储管多晶硅栅12的其中一个侧壁与所述层叠结构外侧壁的ono氮氧化层10紧靠，其另一个侧壁被所述氧化层13所覆盖，图3中，所述存储管多晶硅栅12左侧的外侧壁上有氧化层13，该氧化层13的外侧壁被所述第二侧墙15覆盖。

本发明的所述分栅sonos存储器件还包括：形成于所述选择管多晶硅栅4和存储管多晶硅栅12下方、所述p型衬底1表面区域的存储管p型阱2；所述选择管多晶硅栅4远离所述存储管多晶硅栅12的一侧设有源端；图3中，所述选择管多晶硅栅4的右侧为远离所述存储管多晶硅栅12的一侧，该侧设有用于本发明的分栅sonos存储器件的源端。

如图3所示，该分栅sonos存储器件的所述源端与所述选择管多晶硅栅4之间的p型衬底沟道表面形成有p型硼注入区6；形成所述p型硼注入区6是通过自对准工艺或增加光罩层实现选择管单边boron注入形成，boron注入经后续扩散到选择管沟道中实现选择管阈值电压调整。优选地，本实施例中所述p型硼注入区6中的硼注入的能量为2.5kev～25kev；剂量为5.0e12～5.0e13/cm^2。只在选择管的一侧形成boron注入，该boron注入经后续热过程扩散到选择管的沟道中，因此能对选择的阈值电压进行调整，并且不影响其他类型器件特性；同时boron质量较轻，因此在后续的热过程中更容易扩散到选择管的沟道中。由于是单边的boron注入，因此该选择管的沟道掺杂不均匀。boron注入的能量为2.5kev～25kev，剂量范围为5.0e12～5.0e13#/cm^2。此处单边的boron注入为自对准注入，无需增加额外的光罩层，有利于降低成本。本实施例优选地，如图3所示，所述源端与所述选择管多晶硅栅4之间的p型衬底沟道表面除了形成有硼注入区6外还形成有n型砷注入区9。所述选择管多晶硅栅4远离所述存储管多晶硅栅12的一侧的源端包括：注入于所述衬底表面区域的n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16。也就是说图3中，所述选择管多晶硅栅4的右侧为选择管多晶硅栅4远离所述存储管多晶硅栅12的一侧，该侧的源端具有n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16。并且该n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16位于如图3中所述衬底表面区域。

所述存储管多晶硅栅12下方p型衬底的沟道表面形成有n型砷注入区9；该n型砷注入区9通过光罩或通过自对准工艺实现注入。所述存储管多晶硅栅12远离所述选择管多晶硅栅4的一侧设有漏端。如图3所示，所述存储管多晶硅栅12的左侧为远离所述选择管多晶硅栅4的一侧，该侧设有本发明的分栅sonos存储器件的漏端。本实施例优选地，所述漏端包括：注入于所述衬底表面区域的n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16，所述n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16用以实现所述分栅sonos存储器件中存储管的漏端。

本实施例的所述分栅sonos存储器件还包括位于所述p型衬底上的cmos管，如图3所示，该cmos管形成于所述存储管多晶硅栅12左边的一侧。具体地，所述coms管包括：形成于所述衬底表面区域的cmos管阱2-1，位于所述cmos管阱上的cmos管栅氧化层11，所述cmos管栅氧化层11位于所述衬底上的所述cmos管阱2-1的上方区域。

所述coms管还包括位于该cmos管栅氧化层11上的cmos管多晶硅栅12；所述cmos管栅氧化层11和cmos管多晶硅栅12的左右两个侧壁都覆盖有氧化层13，形成的两个氧化层13的外侧壁覆盖有第二侧墙15；所述cmos管的源、漏端均包括有：注入于所述衬底表面区域的n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16，该n型轻掺杂和p型halo掺杂区14以及n型重掺杂区16形成于如图3所示的所述cmos管的源、漏端的衬底表层区域。

综上所述，本发明形成选择管单边硼注入区、选择管源端单边砷或锑注入区，硼注入区中的硼经扩散到选择管沟道中实现选择管阈值电压调整；存储管的阈值电压调整通过形成n型砷注入区；最终实现选择管阈值电压调整和存储管器件的阈值电压调整之间互不影响，提高器件性能，降低制造成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。