InGaZnO薄膜晶体管的源漏电极及晶体管制备方法与流程

本发明涉及一种ingazno薄膜晶体管的源漏电极及晶体管制备方法。

背景技术：

进入21世纪以来，电子产业上升为全球主要产业。随着大规模集成电路的进步，特别是随着显示技术的发展，科技电子产品已经朝向高度集成化与微型多功能化发展，而新材料的开发及其薄膜技术成为实现系统微型化与集成化的关键。

随着非晶铟镓锌氧化物ingazno(简称a-igzo或igza)在显示等领域的逐步引入与发展，a-igzo薄膜作为一种新型透明氧化物半导体材料，在可见光波段具有良好的透过率，并且它与柔性基板有良好的兼容效果，还具有均匀性及稳定的化学特性，因而更适用于有源层材料，在显示行业有巨大的应用前景。和传统的薄膜晶体管有源层材料(氢化非晶硅)相比，igzo材料有更多的优势，像高载流子迁移率、低温工艺和良好的光学透过性，能够满足大面积的液晶显示技术需求,从而有潜力取代传统的硅基材料。另外a-igzo还被认为是柔性显示技术以及更广泛的柔性可穿戴电子技术发展中的一种重要材料。因此开展对新兴a-igzo半导体材料的制备及性能研究意义重大，新型半导体器件非晶铟镓锌氧化物场效应薄膜晶体管(igzo-tft)的制备及其性能研究成为当下微电子学科与其它相应学科研究的热点。现有技术中，igzo-tft的铜电极容易氧化、铜电极沉积在金属氧化物有源层上之后铜原子向氧化物扩散。

技术实现要素：

发明目的：针对上述现有技术，提出一种ingazno薄膜晶体管的源漏电极及晶体管制备方法，克服了现有技术中的铜电极容易氧化、铜电极沉积在金属氧化物有源层上之后铜原子向氧化物扩散的缺陷。

技术方案：一种ingazno薄膜晶体管的源漏电极制备方法，通过掩膜板利用电子束蒸发先生成一层15～25nm厚的钛层，然后在所述钛层上再蒸发生成一层70～90nm厚的金层。

一种底栅式结构的ingazno薄膜晶体管制备方法，包括如下步骤：

步骤1：对重掺杂p型衬底硅片进行清洗和甩干，去除硅片表面的灰尘、有机物、金属离子；

步骤2：通过热氧化工艺，将衬底硅片放入氧化扩散炉中，在900℃高温及高纯氧气氛下，在衬底硅片表面生长一层sio2薄膜；

步骤3：利用磁控反应溅射系统在sio2薄膜表面生成一层ingazno薄膜；

步骤4：通过掩膜板利用电子束蒸发在sio2薄膜表面，且位于所述ingazno薄膜的相对两侧分别先生成钛层，然后在所述钛层上蒸发生成金层。

有益效果：本发明的源极和漏极通过掩膜板利用电子束依次蒸发生成钛和金层制备得到，金具有很好的化学惰性，使得源极和漏极与外界空气长久接触中不易腐蚀氧化，而钛比强度高，不易发生形变，该方法克服了现有技术中的铜电极容易氧化、铜电极沉积在金属氧化物有源层上之后铜原子向氧化物扩散的缺陷，另外，钛/金的金属功函数比较小，所以它具有更高的电导率。利用探针台和keithley4200半导体参数分析仪对制备完成的igzo-tft测试后发现，该器件的阈值电压为4.5v，亚阈值摆幅较小，栅极偏压vgs对器件的漏电流ids有很好的调控作用，并且器件具有很好的夹断特性，该tft具备良好的电学特性。

附图说明

图1为底栅式结构的ingazno薄膜晶体管结构示意图；

图2为磁控溅射法示意图；

图3为制备的igzo-tft的转移特性曲线；

图4为制备的igzo-tft在不同栅极电压下的传输特性。

具体实施方式

下面结合附图对本发明做更进一步的解释。

作为电压控制型器件，a-igzo晶体管和普通的场效应管一样，都有三个外接触极：栅极g、源极s和漏极d。

在结构上，a-igzo晶体管有底栅、顶栅和双栅结构三种。与后两种结构相比，底栅式结构具有有效迁移率高，源-漏端电流isd大，阈值电压稳定性好的特点。同时，作为显示控制器件使用时，底栅式结构还能更好地保证igzo薄膜不受衬底光照的影响，在显示应用方面具有更好的稳定性。

如图1所示，一种底栅式结构的ingazno薄膜晶体管包括衬底1，栅氧化层2，源极3，漏极4，ingazno半导体层5。其中，衬底1为柔性绝缘衬底或刚性绝缘衬底，可以是玻璃、绝缘聚合物或覆盖有绝缘层的硅片。栅氧化层2设置在衬底1上，是在清洗后p型半导体硅片的上通过氧化生产二氧化硅绝缘层。源极3、漏极4设置在栅氧化层3上，且设置在栅氧化层2上相对两侧。ingazno半导体层5设置在栅氧化层2上，同时连接源极3和漏极4。

底栅式结构的ingazno薄膜晶体管的制备方法包括如下步骤：

步骤1：对重掺杂的p型衬底硅片清洗和甩干，去除硅片表面的灰尘、有机物、金属离子。

步骤2：通过热氧化工艺，将衬底硅片放入氧化扩散炉中，在900℃高温及高纯氧气氛下，在衬底硅片表面生长一层sio2薄膜，形成栅氧化层2。

步骤3：利用磁控反应溅射系统在sio2薄膜表面生成一层ingazno薄膜，即ingazno半导体层5。

步骤4：通过掩膜板利用电子束蒸发在sio2薄膜表面，且位于ingazno薄膜的相对两侧分别先生成厚度为15～25nm的钛层，然后在钛层上蒸发生成厚度为70～90nm的金层，作为该器件的源极3和漏极4。其中，钛层厚度优选20nm，金层厚度优选80nm。

本方法中，考虑tft电荷存储层的致密度要求不高，存在缺陷时更容易俘获电子，因此作为电荷存储层的igzo薄膜是采用磁控溅射法制备。磁控溅射法如图2所示，是以一定能量的粒子(离子或中性原子、分子)轰击靶材表面，使靶材表面的原子或分子获得足够大的能量而最终逸出靶材表面的工艺，可以用来淀积薄膜。

本实施例中采用denton公司制造的vacuumdiscoverydepositionsystem(dvdds)磁控反应溅射系统。首先将衬底材料放入溅射腔内，然后使用机械泵和分子泵抽取真空环境，使腔内真空度达到1.3×10^-3pa，设定射频功率为100w，充入45scem的ar和5scem的氧混合气体，然后按设定的工艺参数完成溅射过程，在sio2表面生成一层长和宽均为50um的igzo薄膜。通过掩膜板利用电子束依次蒸发20nm的钛层和80nm的金层，在igzo薄膜上形成源端s和漏端d，最终完成igzo-tft的制备。

通过探针台和keithley4200半导体参数分析仪对制备的igzo-tft进行性能研究。为了便于测试，将制备完成的igzo-tft用导电银浆粘附在不锈钢刀片上，并利用烘胶台烘干，从而引出栅极，测试时可直接将探针扎在不锈钢上。

制备的igzo-tft的转移特性曲线如图3所示，当栅极电压vgs小于4.5v时，漏电流ids数值很小，说明器件处于关闭状态；当vgs超过4.5v后，ids急剧增大，由此可知，该器件的阈值电压vth为4.5v。另一方面，随着vgs的增大，ids呈指数上升，说明亚阈值摆幅较小，器件性能较好。

将源端s接地，栅极电压vgs分别设为3v、4v、5v、6v，再不同的栅压下漏端电压从0v逐渐增大到6v，探测在不同栅极电压下该器件的传输特性，结果如图4所示。在低于4.5v的栅压控制下，ids几乎为0；当vgs高于vth时，器件沟道导通，ids不再为0，且随着vgs的增大，漏电流ids显著增大；当vgs>vth时，在不同的栅压下，ids都表现为随着vds的增大先显著增大，随后趋于饱和不变。这表明对于igzo-tft器件，栅极偏压vgs对器件的漏电流ids均有很好的调控作用，并且器件具有很好的夹断特性，在饱和区漏电流无明显的升降，这显示出tft具备良好的电学特性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。