一种阵列基板母板的制作方法

本发明涉及显示技术领域，特别涉及一种阵列基板母板。

背景技术：

现有技术中，阵列基板的母板上有多个阵列基板区域，如图1和图2所示，每个阵列基板区域02之间的间隙处设置有测试区域03，用于对阵列基板区域03进行测试，通常，测试区域03所需的空间为所有测试垫031的所占面积与测试线032所有走线所需面积的和，即每个阵列基板区域032之间的间隙需大于测试垫031的宽度以及测试线032所有走线所需的空间的和，因此，现有技术中，由于测试区域032所占空间较大，使得母板的利用率较低。

技术实现要素：

本发明提供了一种阵列基板母板，其中至少一个测试垫在衬底基板上的正投影与至少一条测试线在衬底基板上的正投影存在交叠区域，减小了测试区域所需的空间，从而提高了母板的利用率。

为达到上述目的，本发明提供以下技术方案：

一种阵列基板母板，包括衬底基板、位于所述衬底基板上的多个阵列基板区域、位于所述阵列基板区域之间间隙处且与各所述阵列基板区域一一对应的测试区域；所述测试区域包括：多个测试垫以及连接于各所述测试垫与所述阵列基板区域中的信号线之间的测试线，所述测试线之间互相绝缘，且每条所述测试线仅与一个所述测试垫电连接；至少一个所述测试垫在所述衬底基板上的正投影与至少一条所述测试线在所述衬底基板上的正投影存在交叠区域。

上述阵列基板母板中，衬底基板上有多个阵列基板区域，每个阵列基板区域之间的间隙处有与各阵列基板区域一一对应的测试区域，测试区域包括多个测试垫和用于连接各测试垫与阵列基板区域中的信号线之间的测试线，以对各阵列基板区域进行信号检测，其中，至少一个测试垫在衬底基板上的正投影与至少一条测试线在衬底基板上的正投影存在交叠区域，即此时，测试垫与测试线分别在衬底基板上投影的投影面积的和、大于测试垫与测试线同时在衬底基板上投影的投影面积，也就是说，每个阵列基板区域之间的间隙小于测试垫与测试线分别在衬底基板上的投影的面积和，减小了测试区域所需的空间，从而提高了母板的利用率。

可选地，在每个所述测试区域中，至少一个所述测试垫在所述衬底基板上的正投影均与每条所述测试线在所述衬底基板上的正投影存在交叠区域。

可选地，在每个所述测试区域中，每个所述测试垫在所述衬底基板上的正投影均与至少一条所述测试线在所述衬底基板上的正投影存在交叠区域。

可选地，在每个所述测试区域中，各所述测试垫沿着所述阵列基板区域之间间隙的延伸方向排列，各所述测试线的延伸方向与所述测试垫的排列方向一致。

可选地，每个所述测试区域在垂直于各所述测试线的延伸方向的宽度范围为大于或等于1.8mm且小于或等于2.2mm。

可选地，每个所述测试垫包括：与一条所述测试线电连接的金属导电部，以及位于所述金属导电部之上且与所述金属导电部电连接的透明电极部，所述金属导电部在所述衬底基板上的正投影至少部分被所述透明电极部在所述衬底基板上的正投影所覆盖。

优选地，各所述测试线沿与所述测试垫的排列方向垂直的方向依次排列分布，各所述测试垫与沿所述测试线的排列方向距离其最近的测试线电连接。

可选地，各所述测试垫的金属导电部的面积一致。

可选地，所述金属导电部包括第一金属部和第二金属部，所述第一金属部与所述测试线同层设置，所述第二金属部设置于所述测试线与所述透明电极部之间的膜层，所述第一金属部和所述第二金属部之间互不接触，且通过所述透明电极部电连接。

可选地，所述第一金属部与所述阵列基板区域中的栅线金属同层且同材料设置，所述第二金属部与所述阵列基板区域中的数据线金属同层且同材料设置。

可选地，在每组相对应且电连接的测试垫与测试线中，所述金属导电部在所述衬底基板上的正投影覆盖所述测试线在所述衬底基板上的正投影，所述测试线与所述金属导电部之间设有第二绝缘层，所述第二绝缘层中设置有与所述测试线对应的过孔，且所述金属导电部通过所述第二绝缘层中的过孔与所述测试线电连接。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所介绍的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的阵列基板母板中测试区域的结构示意图；

图2为图1中c处的测试垫与测试线的俯视结构示意图；

图3为本发明实施例提供的阵列基板母板的结构示意图；

图4为本发明实施例提供的阵列基板母板中测试区域的结构示意图；

图5为图2中测试区域的b处的测试垫和测试线的俯视结构示意图；

图6为本发明实施例提供的阵列基板母板中测试区域的沿图2和图3中的a-a向的一种结构的截面示意图；

图7为本发明实施例提供的阵列基板母板中测试区域的沿图2和图3中的a-a向另一种结构的截面示意图；

图8为本发明实施例提供的阵列基板模板中测试区域的一种截面结构示意图。

图标：1-衬底基板；02，2-阵列基板区域；03，3-测试区域；031，31-测试垫；310-金属导电部；311-第一金属部；312-第二金属部；313-绝缘层；314-透明电极部；315-第二绝缘层；316-过孔；032，32-测试线。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

对于现有技术中的阵列基板母板，在阵列基板母板中包括多个阵列基板区域02和位于两个阵列基板区域02之间的测试区域03，如图1和图2所示，在测试区域03中设置有多个测试垫与用于将测试垫031连接于阵列基板的测试线032，但是现有技术中的测试区域03测试垫和测试线设置方式占用的宽度(两个相邻的阵列基板区域之间的间隙宽度)较大，严重降低了阵列基板母板的利用率，针对现有技术中的改缺陷，本发明实施例中提供了一种可以有效提高母板的利用率的阵列基板母板。

下面结合附图介绍本发明实施例提供的技术方案。

请参考图3至图7所示，本发明实施例提供的一种阵列基板母板，包括衬底基板1、位于衬底基板1上的多个阵列基板区域2、位于阵列基板区域2之间间隙处且与各阵列基板区域2一一对应的测试区域3；测试区域3包括：多个测试垫31以及连接于各测试垫31与阵列基板区域2中的信号线之间的测试线32，测试线32之间互相绝缘，且每条测试线32仅与一个测试垫31电连接；至少一个测试垫31在衬底基板1上的正投影与至少一条测试线32在衬底基板1上的正投影存在交叠区域。

上述阵列基板母板中，衬底基板1上有多个阵列基板区域2，每个阵列基板区域2之间的间隙处有与各阵列基板区域2一一对应的测试区域3，测试区域3包括多个测试垫31和用于连接各测试垫31与阵列基板区域2中的信号线之间的测试线32，以对各阵列基板区域2进行信号检测，其中，至少一个测试垫31在衬底基板1上的正投影与至少一条测试线32在衬底基板1上的正投影存在交叠区域，即此时，测试垫31与测试线32分别在衬底基板1上投影的投影面积的和大于测试垫31与测试线32同时在衬底基板1上投影的投影面积，也就是说，每个阵列基板区域2之间的间隙小于测试垫31与测试线32分别在衬底基板1上的投影的面积和，减小了测试区域3所需的空间，从而提高了母板的利用率。

根据测试垫31在衬底基板1上的正投影与至少一条测试线32在衬底基板1上的正投影存在交叠区域，测试垫31与测试线32的结构存在多种方式，如：

方式一：

在每个测试区域3中，至少一个测试垫31在衬底基板1上的正投影均与每条测试线32在衬底基板1上的正投影存在交叠区域。

上述方式一中，至少一个测试垫31在衬底基板1上的正投影与每条测试线32在衬底基板1上的正投影存在交叠区域，通过在垂直衬底基板1的方向上使测试垫31与测试线32存在交叠区域，减少了测试区域3所需的空间，从而增加母板的利用率。

方式二：

在每个测试区域3中，每个测试垫31在衬底基板1上的正投影均与至少一条测试线32在衬底基板1上的正投影存在交叠区域。

上述方式二中，每个测试垫31在衬底基板1上的正投影均与至少一条测试线32在衬底基板1上的正投影存在交叠区域，通过在垂直衬底基板1的方向上使测试垫31与测试线32存在交叠区域，减少了测试区域3所需的空间，从而增加母板的利用率。

具体地，在每个测试区域3中，各测试垫31沿着阵列基板区域2之间间隙的延伸方向排列，各测试线32的延伸方向与测试垫31的排列方向一致。

本实施例中，每条测试线32在衬底基板1的投影均与测试垫31在衬底基板1上的投影存在交叠，即每个测试垫31在衬底基板1上的投影可完全覆盖沿垂直于测试垫31排布方向、与测试垫31等宽度的测试线32的投影，使得测试区域3的宽度为测试垫31的宽度，有效减小了测试区域3所需的空间，提高了阵列基板区域2在母板上所占面积的比例，从而提高了母板的利用率。

具体地，每个测试区域3在垂直于各测试线32的延伸方向的宽度范围为大于或等于1.8mm且小于或等于2.2mm。

本实施例中，测试区域3的宽度范围为大于或等于1.8mm且小于或等于2.2mm，有效减小了相邻阵列基板区域2之间的间隙。

具体地，每个测试垫31包括：与一条测试线32电连接的金属导电部，以及位于金属导电部之上且与金属导电部电连接的透明电极部314，金属导电部在衬底基板1上的正投影至少部分被透明电极部314在衬底基板1上的正投影所覆盖。

上述测试垫31中，金属导电部与一条测试线32电连接，且金属导电部上设置有透明电极部314，当对阵列基板区域2进行测试时，通过测试装置对透明电极部314进行通电，电流经透明电极部314流向金属导电部，最后经测试线32通入阵列基板区域2中，以实现对阵列基板的检测。

需要说明的是，每个测试垫的金属导电部也可以与多个测试线与阵列基板区域中的信号线电连接，相当于，每条测试线对应并电连接一个测试线，但多个彼此绝缘的测试线对应并电连接于同一个测试垫，当测试垫对应的其中一个测试线断裂或损坏时，可以由其他连接于该测试垫的测试线导通传输电信号，保证测试功能正常实现，其中，每个测试垫对应并连接的测试线的数量可以为2、3或其他数量，可以根据实际需求设置，本实施例不做局限。

具体地，各测试线沿与测试垫的排列方向垂直的方向依次排列分布，各测试垫与沿测试线的排列方向距离其最近的测试线电连接。

具体地，各测试垫31的金属导电部的面积一致。

上述各测试垫31的金属导电部的面积一致，便于对测试垫31进行制备，防止金属导电部位置设置时发生位置错误的现象。

具体地，如图6所示，金属导电部包括第一金属部311和第二金属部312，第一金属部311与测试线32同层设置，第二金属部312设置于测试线32与透明电极部314之间的膜层，第一金属部311和第二金属部312之间互不接触，且通过透明电极部314电连接。

具体地，测试线32与第二金属部312间设置有绝缘层313。

上述金属导电部包括与测试线32电连接的第一金属部311，以及设置于测试线32上方的第二金属部312，当对阵列基板区域2进行测试时，测试装置通过定位金属导电部的位置确定测试位置，测试过程中，测试装置中的探针与透明电极部314接触，通过设置第二金属部312，有效防止在探针与透明电极部314接触过程中，探针穿过透明电极部314对测试线32造成损伤，保证了测试线32的使用寿命。

如图4、图5和图6所示，具体地，透明电极部314在衬底基板1上的投影面积至少覆盖第一金属部311在衬底基板1上的投影面积。

具体地，第一金属部311与阵列基板区域中的栅线金属同层且同材料设置，即，第一金属部311位于栅线金属层，第二金属部312与阵列基板区域中的数据线金属同层且同材料设置，即，第二金属部312位于数据线金属层。

作为上述金属导电部与测试线的另外一种设置方式，如图8所示，在每组对应且电连接的测试垫与测试线中，金属导电部在衬底基板上的正投影覆盖测试线在衬底基板上的正投影，金属导电部可以位于测试线与透明电极部314之间，且测试线与金属导电部之间设有第二绝缘层315，即，可以将金属导电部310设置于测试线32之上的膜层，且在金属导电部310与测试线32之间设置第二绝缘层315，使金属导电部与不需要电连接的测试线之间绝缘，在第二绝缘层315中设置与相应的测试线32对应的过孔，以使金属导电部310部分伸入过孔与相应的测试线接触并实现电连接。

上述方案中，如图8所示，以其中任意一组相对应的测试垫与测试线来说，在测试区域3处衬底基板1上沿垂直于衬底基板的方向上依次设置测试线32、第二绝缘层315、金属导电部316以及透明导电部314，金属导电部310与测试线32位于不同的膜层，且两者在垂直于衬底基板的方向上有交叠，在两者之间的第二绝缘层315中设置有过孔316，该过孔与测试线对应，通过过孔使金属导电部与对应的测试线实现电连接，测试区域其位于的两相邻的阵列基板区域2之间的缝隙宽度方向的尺寸，即进一步可以使相邻的阵列基板区域2之间的缝隙减小，提高母板的利用率的效果。

具体地，本发明实施例中，测试区域3的高度范围为大于或等于1.2微米且小于或等于2.2微米。

本实施例中，测试区域3的高度范围为大于或等于1.2微米且小于或等于2.2微米，保证测试区域3的高度小于测试装置使用时的最大高度，以便测试装置对阵列基板区域2进行测试。

以上所述，以上实施例仅用以对本申请的技术方案进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明实施例的方法，不应理解为对本发明实施例的限制。本技术领域的技术人员可轻易想到的变化或替换，都应涵盖在本发明实施例的保护范围之内。