一种栅控双极-场效应复合元素半导体基垂直双扩散金属氧化物半导体晶体管的制作方法

本发明涉及半导体功率器件技术领域，具体涉及一种垂直双扩散晶体管。

背景技术：

功率金属氧化物半导体场效应晶体管(mosfet)是在mos集成电路工艺基础上发展起来的新一代半导体功率开关器件，二十年来取得了长足的进步，由ldmos结构起步，经历了vvmos、vumos、vdmos、extfet等结构的演化，目前仍以vdmos结构为主，垂直双扩散金属氧化物半导体(vdmos)器件具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，目前已在开关稳态电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛的应用。

传统的vdmos采用的基区与源区之间短接的电极连接方式。在关断状态下，器件基区和源区短接接地，可抑制由源区、基区和漂移区之间寄生的双极型晶体管开启使得器件发生二次击穿，降低器件的击穿电压。但在开启状态下，由于基区与源区短接，寄生的双极型晶体管依然没有开启，器件只能在正常开启的沟道中导电。

技术实现要素：

本发明提出了一种栅控双极-场效应复合元素半导体基垂直双扩散金属氧化物半导体晶体管，旨在不影响击穿特性的前提下，进一步降低器件的导通电阻,改善晶体管的导通性能。

本发明的技术方案如下：

该栅控双极-场效应复合元素半导体基垂直双扩散金属氧化物半导体晶体管，包括：

半导体材料的衬底；

在所述衬底上外延生成的漂移区；

在所述漂移区表面中间区域形成的栅绝缘层；

在所述漂移区上部两侧分别形成的两处基区；每一处基区均形成源区以及相应的沟道；

源极，位于源区表面；

栅极，位于栅绝缘层表面；

漏极，位于衬底底部表面；

其特殊之处在于：

所述衬底和外延生成的漂移区均为元素半导体材料；每一处基区远离沟道的一端还向下深入漂移区形成重掺杂区域；所述的重掺杂区域的表面生成基极，基极与源极隔离，与栅极电连接，满足：栅极接入电压时，基区获得的电压使得器件寄生的双极型晶体管开启。

基极与栅极之间的连接材料可以是导体材料(例如铜或铝)，使得栅极接入电压时基极与栅极电位一致。

基极与栅极之间的连接材料也可以是半导体材料(例如半绝缘多晶硅)；使得基极接入电压时基极电位大于栅极电位，栅极接入电压时栅极电位大于基极电位。

进一步的，元素半导体材料为硅或锗。

进一步的，衬底的掺杂浓度为1×10¹³cm^-3～1×10¹⁵cm^-3，漂移区的掺杂浓度为3×10¹⁵cm^-3，基区的掺杂浓度为5×10¹⁶cm^-3，重掺杂区域的掺杂浓度为1×10¹⁶cm^-3。

本发明技术方案的有益效果如下：

本发明充分利用了寄生的双极型晶体管的特性，采用基区与栅极相连的电极连接方式。在关态时，这与传统的元素半导体垂直双扩散晶体管的电极连接状态一致，器件的栅极、基区和源极接地，漏极接高电位。所以器件工作在关态时源区，基区和漂移区之间寄生的双极型晶体管不工作，防止二次击穿，器件的击穿特性与传统器件击穿特性保持一致。在开态时，器件的栅极与基区相连，栅极接入栅压时，基区会接入一定电压，使得器件寄生的双极型晶体管开启，为器件提供一个新的导电通道。与此同时，器件的沟道同样能正常开启并导电。这些使器件导通电流大幅度增加，从而大大降低器件的导通电阻。

附图说明

图1为本发明一种栅控双极-场效应复合元素半导体基垂直双扩散金属氧化物半导体晶体管结构示意图。

图2基于图1所示结构示意了导电通道。其中，a为沟道形成的导电通道，b为寄生的双极型晶体管开启形成的导电通道。

附图标号说明：

1-元素半导体衬底；2-漂移区；3-重掺杂区域；4-基区；5-源区；6-源极，7-栅极；8-漏极；9-基极。

具体实施方式

如图1所示，该栅控双极-场效应复合元素半导体基垂直双扩散金属氧化物半导体晶体管包括：

元素半导体衬底1，掺杂浓度为一般元素半导体单晶材料的浓度，典型值为1×10¹³cm^-3～1×10¹⁵cm^-3；

在衬底上外延生成出漂移区2，漂移区的掺杂浓度为3×10¹⁵cm^-3；

在漂移区表面形成的栅绝缘层，并在栅绝缘层上方形成栅极7；

在漂移区上形成一个重掺杂区域3和基区4；其中，基区的掺杂浓度为5×10¹⁶cm^-3，重掺杂区域的掺杂浓度为1×10¹⁶cm^-3；

在基区上形成源区5同时在所述基区上形成沟道；

在源区5表面和衬底1底部上分别生成源极6和漏极8。

衬底和外延生成的漂移区为元素半导体材料(典型的元素半导体材料为硅，锗等第一代半导体材料)，重掺杂区域3上生成基极9。

器件的基极9与栅极7相连接。具体来说：

基极9与栅极7之间的连接材料可为导体材料(如铜和铝等)，栅极7接入电压时，基极9与栅极7电位一致。

基极9与栅极7之间的连接材料可为电阻材料(如半绝缘多晶硅等)。基极9接入电压时，则基极9电位大于栅极7电位；栅极7接入电压时，则栅极7电位大于基极9电位。

需要说明的是，附图中所示栅极与基极共接引出接线端子为拓扑示意，实际产品中基极和栅极相连后引出的电极，它可以从基极处直接引出或是从栅极处直接引出。所以会因基极和栅极间的电阻以及引出电极位置的不同导致栅极与基极的电位存在差异。

器件工作在在关态时，这与传统的元素半导体垂直双扩散晶体管的电极连接状态一致，器件的栅极，基区和源极接地，漏极接高电位。所以器件工作在关态时源区，基区和漂移区之间寄生的双极型晶体管不工作，防止二次击穿，器件的击穿特性与传统器件击穿特性保持一致。在开态时，器件的栅极与基区相连，栅极接入栅压时，基区会接入一定电压，使得器件寄生的双极型晶体管开启，为器件提供一个新的导电通道。与此同时，器件的沟道同样能正常开启并导电。这些使器件导通电流大幅度增加，从而大大降低器件的导通电阻。

例如：

针对漂移区长度为10μm的n沟道vdmos，当在普通vdmos器件的栅极上施加5v电压时，器件的饱和电流为1.5◇10^-5a/μm。而采用本发明的结构，利用金属连接的栅极和基区的ldmos器件。当施加5v栅压时，器件的饱和电流为2.8◇10^-3a/μm，提高了两个数量级。

针对漂移区长度为30μm的n沟道vdmos，当在在普通vdmos器件的栅极上施加5v电压时，器件的饱和电流为5◇10^-6a/μm。而采用本发明的结构，利用金属连接的栅极和基区的ldmos器件。当施加5v栅压时，器件的饱和电流为1.1◇10^-3a/μm。提高了三个数量级。

当然，本发明中的vdmos也可以为p沟道，其结构与n沟道vdmos相同，在此不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。