1.一种半导体器件，具备：
半导体基板；
第1图案，其在所述半导体基板上，在第1方向上延伸，在与所述第1方向相交的第2方向上具有周期性；
第2图案，其在所述半导体基板上，在所述第1方向上延伸，在所述第2方向上具有周期性，配置在所述第1图案之间；
第3图案，其在所述第1图案以及所述第2图案上的第1区域和所述第1图案以及所述第2图案上的第2区域，在沿着所述第1方向的第3方向上延伸，在沿着所述第2方向的第4方向上以与所述第1图案相等的间距具有周期性，在所述第1区域和所述第2区域中在所述第4方向上相互偏移半间距地配置；
第1接触部，其配置在所述第1区域的所述第3图案之间，与所述第1图案连接；以及
第2接触部，其配置在所述第2区域的所述第3图案之间，与所述第2图案连接。
2.根据权利要求1所述的半导体器件，
所述第3图案包括由自组装光刻引起的不规则图案。
3.根据权利要求1或者2所述的半导体器件，
所述第3图案由对于所述第3图案之间的层间绝缘层具有蚀刻选择比的材质形成。
4.根据权利要求1所述的半导体器件，
所述第3图案以sin为主成分。
5.一种半导体器件，具备：
第1图案，其在半导体基板上，在第1方向上延伸，在与所述第1方向相交的第2方向上具有周期性；
第2图案，其在所述第1方向上延伸，在所述第2方向上具有周期性，配置在所述第1图案之间；
第1接触部，其配置在所述第1图案以及所述第2图案上的第1区域，与所述第1图案连接；以及
第2接触部，其配置在所述第1图案以及所述第2图案上的第2区域，与所述第2图案连接，
在所述第1区域中在预定与所述第1接触部连接的所述第1图案的两侧的所述第1图案上形成第4图案，在所述第2区域中在预定与所述第2接触部连接的所述第2图案的两侧的所述第2图案上形成所述第4图案，将所述第4图案作为引导图案来通过自组装光刻进行嵌段共聚物的自组装，在所述第1区域中除去预定与所述第1接触部连接的所述第1图案的两旁的所述第2图案上的嵌段，在所述第2区域中除去预定与所述第2接触部连接的所述第2图案的两旁的所述第1图案上的嵌段，将在所述嵌段被除去后的痕迹内埋入的第3图案作为阻挡层，所述第1接触部与所述第1图案连接，所述第2接触部与所述第2图案连接。
6.一种半导体器件，具备：
半导体基板；
第1布线以及第2布线，其在所述半导体基板上，在第1方向上延伸，在与所述第1方向相交的第2方向上分别交替地分离配置；
第1阻挡层，其在所述第1布线上，在沿着所述第1方向的第3方向上延伸，在沿着所述第2方向的第4方向上以第1间距分离配置；
第2阻挡层，其在所述第2布线上，在所述第3方向上延伸，在所述第4方向上以所述第1间距分离配置；
第1接触部，其配置在所述第1布线以及所述第2阻挡层上，与所述第1布线电连接；以及
第2接触部，其配置在所述第2布线以及所述第1阻挡层上，与所述第2布线电连接。