一种板级扇出型封装精细线路制作方法与流程

本发明涉及扇出型封装技术领域，尤其涉及一种板级扇出型封装精细线路制作方法。

背景技术：

现有的板级扇出型封装利用半加成法制备精细线路，一般先在材料上沉积1μm左右的化学铜，然后在化学铜上面电镀出带有图形的铜线，由于化学铜层质地疏松，导致线路与基材的结合力较弱，制作细线路图形时容易出现线路剥落的问题。为了增加化学铜层的结合力，势必需要增加材料表面的粗糙度，这就为细线路的制作增加了困难。

另一种方法是使用pvd设备沉积ti/cu，沉积厚度仅为100nm/300nm，沉积层与介电材料的结合力远远好于化学铜层的结合力，而且沉积金属厚度较薄，仅有0.4μm，在去除seedlayer时，可以保证线路有更小的侧蚀(undercut)，更好线路形貌和可靠性。

但是，上述两种方法都没有能从根本上解决undercut问题，在制备线宽线距15μm/15μm及以下精度的线路，这种问题显得尤为重要，会直接影响到整个产品的良率。

技术实现要素：

本发明提供一种能够有效解决制备高精度线路的侧蚀问题的板级扇出型封装精细线路制作方法。

本发明采用的技术方案为：一种板级扇出型封装精细线路制作方法，包括以下步骤：

提供芯片，将芯片经过塑封料塑封后形成塑模板件；

利用dieshiftaoi设备测量芯片的偏移量，然后在塑模板件上贴感光干膜，并结合前面测量芯片的偏移量修正曝光参数；

将贴有感光干膜的塑模板件进行显影处理，得到精细线路的凹槽；

使用真空溅射设备在具有凹槽的塑模板件上沉积钛薄层和铜薄层，使之在感光干膜表面以及凹槽的侧面和底面形成种子层；

在种子层上电镀厚铜层；

采用湿法闪蚀液闪蚀厚铜层，干法刻蚀钛薄层和铜薄层，并采用去膜液褪去感光干膜，完成线路制作。

进一步地，将所述塑模板件芯片面朝上的表面进行去油以及等离子干法处理清洁。

进一步地，所述感光干膜的厚度为20-60μm。

进一步地，沉积温度控制在150℃以下。

进一步地，对形成种子层的所述塑模板件的表面进行去油、等离子干法处理清洁。

进一步地，电镀液采用酸性电镀液。

进一步地，去膜液为naoh溶液。

进一步地，闪蚀液为h2so4-h2o2蚀刻液。

相较于现有技术，本发明的板级扇出型封装精细线路制作方法通过采用芯片偏移光刻补偿-贴感光干膜-曝光显影-真空溅射钛薄层和铜薄层-电镀厚铜层-湿法闪蚀厚铜层-干法刻蚀钛薄层和铜薄层-褪去感光干膜的方法制备的精细线路，由于偏移光刻补偿可以准确的确认大板上芯片的位置，避免了偏移带来的曝光误差，有效解决传统半加成法去除种子层存在的侧蚀问题，可以制备线宽线距15μm/15μm及以下精度的线路，从根本上解决了侧蚀问题。

附图说明

附图是用来提供对本发明的进一步理解，并构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但不应构成对本发明的限制。在附图中，

图1：本发明板级扇出型封装精细线路制作方法的步骤流程图；

图2：本发明板级扇出型封装精细线路制作方法的流程示意图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

如图1和图2所示，本发明的板级扇出型封装精细线路制作方法，包括以下步骤：

s1：提供芯片1，将芯片1经过塑封料2塑封后形成塑模板件3。其中，将塑模板件3芯片1面朝上的表面进行去油、等离子干法处理清洁。

s2：利用dieshiftaoi设备测量芯片1的偏移量，然后在塑模板件3上贴感光干膜4，并结合前面测量芯片1的偏移量修正曝光参数(即：芯片偏移光刻补偿)。其中，感光干膜4的厚度为20-60μm。

s3：将s2中贴有感光干膜4的塑模板件3进行显影处理，得到精细线路的凹槽5。

s4：使用真空溅射设备在具有凹槽5的塑模板件3上沉积钛薄层6和铜薄层7，使之在感光干膜4表面以及凹槽5的侧面和底面形成种子层。其中，沉积温度控制在150℃以下，真空溅射后，对形成种子层的塑模板件3的表面进行去油、等离子干法处理清洁。

s5：在种子层上电镀厚铜层8。其中，电镀液采用酸性电镀液。

s6：采用湿法闪蚀液闪蚀厚铜层8，干法刻蚀钛薄层6和铜薄层7，并采用去膜液褪去感光干膜4，完成线路制作。其中，去膜液为naoh溶液，闪蚀液为h2so4-h2o2蚀刻液。

综上，本发明的板级扇出型封装精细线路制作方法具有以下优点：

1、通过采用芯片偏移光刻补偿-贴感光干膜-曝光显影-真空溅射钛薄层6和铜薄层-电镀厚铜层-湿法闪蚀厚铜层-干法刻蚀钛薄层和铜薄层-褪去感光干膜的方法制备的精细线路，由于偏移光刻补偿可以准确的确认大板上芯片1的位置，避免了偏移带来的曝光误差，有效解决传统半加成法去除种子层存在的侧蚀问题，可以制备线宽线距15μm/15μm及以下精度的线路，从根本上解决了侧蚀(undercut)问题。

2、通过采用真空溅射方法制备种子层，避免了化学镀铜时，化学镀膜液腐蚀感光干膜4问题；由于种子层有部分形成在感光干膜4上，感光干膜4耐酸不耐碱，采用低温真空溅射钛薄层6和铜薄层7，可以保护感光干膜4在实现过程中不受影响。

只要不违背本发明创造的思想，对本发明的各种不同实施例进行任意组合，均应当视为本发明公开的内容；在本发明的技术构思范围内，对技术方案进行多种简单的变型及不同实施例进行的不违背本发明创造的思想的任意组合，均应在本发明的保护范围之内。

技术特征：

1.一种板级扇出型封装精细线路制作方法，其特征在于，包括以下步骤：

提供芯片，将芯片经过塑封料塑封后形成塑模板件；

利用dieshiftaoi设备测量芯片的偏移量，然后在塑模板件上贴感光干膜，并结合前面测量芯片的偏移量修正曝光参数；

将贴有感光干膜的塑模板件进行显影处理，得到精细线路的凹槽；

使用真空溅射设备在具有凹槽的塑模板件上沉积钛薄层和铜薄层，使之在感光干膜表面以及凹槽的侧面和底面形成种子层；

在种子层上电镀厚铜层；

采用湿法闪蚀液闪蚀厚铜层，干法刻蚀钛薄层和铜薄层，并采用去膜液褪去感光干膜，完成线路制作。

2.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：将所述塑模板件芯片面朝上的表面进行去油以及等离子干法处理清洁。

3.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：所述感光干膜的厚度为20-60μm。

4.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：沉积温度控制在150℃以下。

5.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：对形成种子层的所述塑模板件的表面进行去油、等离子干法处理清洁。

6.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：电镀液采用酸性电镀液。

7.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：去膜液为naoh溶液。

8.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：闪蚀液为h2so4-h2o2蚀刻液。

技术总结
本发明提供一种板级扇出型封装精细线路制作方法，包括以下步骤：提供芯片，将芯片经过塑封料塑封后形成塑模板件；利用die shift AOI设备测量芯片的偏移量，然后在塑模板件上贴感光干膜，并结合前面测量芯片的偏移量修正曝光参数；将贴有感光干膜的塑模板件进行显影处理，得到精细线路的凹槽；使用真空溅射设备在具有凹槽的塑模板件上沉积钛薄层和铜薄层，使之在感光干膜表面以及凹槽的侧面和底面形成种子层；在种子层上电镀厚铜层；采用湿法闪蚀液闪蚀厚铜层，干法刻蚀钛薄层和铜薄层，并采用去膜液褪去感光干膜，完成线路制作。本发明的板级扇出型封装精细线路制作方法可以制备线宽线距15μm/15μm及以下精度的线路，从根本上解决了侧蚀问题。

技术研发人员：杨斌;华显刚;崔成强;林挺宇;吴波
受保护的技术使用者：广东芯华微电子技术有限公司
技术研发日：2019.08.01
技术公布日：2019.12.13