具有包括硅和氮的部分的半导体器件和制造的方法与流程

本公开涉及半导体器件和制造半导体器件的方法。

背景技术：

在诸如功率半导体二极管和功率半导体开关的半导体器件中，钝化层可以在测试和封装过程期间以及在使用期间保护半导体管芯的部分和金属化的部分。钝化层保护表面并形成针对否则可能从环境中迁移到半导体器件的有源区的杂质和污染物的屏障。钝化层可以包括介电或半绝缘材料，例如，dlc（类金刚石碳）、非晶碳化硅（a-sic）、氧化硅、化学计量的氮化硅（si3n4）或聚酰亚胺。

技术实现要素：

本公开的实施例涉及一种包括半导体本体的半导体器件。第一部分与半导体本体直接接触。第一部分包括硅和氮。第二部分与第一部分直接接触。第二部分包括硅和氮。第一部分在半导体本体和第二部分之间。在第一部分中的平均硅含量可以比在第二部分中更高。

本公开的另一实施例涉及一种制造半导体器件的方法。该方法包括提供具有主表面的半导体衬底。第一部分直接形成在主表面上。第一部分包括硅和氮。第二部分直接形成在第一部分上。第二部分包括硅和氮。在第一部分中平均硅含量比在第二部分中更高。

附图说明

包括附图以提供对实施例的进一步理解，并且附图包含在本说明书中并构成本说明书的一部分。附图示出了半导体器件和本公开的方法，并且与说明书一起用于解释实施例的原理。通过参考以下详细描述，将容易领会到其他实施例和预期的优点，因为它们变得更好理解。

图1a是根据实施例的包括具有富硅的第一部分和第二部分的半绝缘保护层的半导体器件的一部分的示意性竖直横截面图。

图1b是根据实施例的示出沿图1a的线b-b'的硅含量和氮含量的示意图。

图2a是根据另一实施例的其中第二部分包括子部分的半导体器件的一部分的示意性竖直横截面图。

图2b是根据实施例的示出沿图2a的线b-b'的硅含量和氮含量的示意图。

图3是根据另一实施例的包括结终止延伸的半导体器件的一部分的示意性竖直横截面图。

图4是示意性地示出根据另一实施例的制造半导体器件的方法的简化流程图。

图5a是根据另一实施例的用于制造半导体器件的方法的沉积装置的示意性框图。

图5b是用于示出利用图5a的沉积装置可执行的过程的示意性时间图。

具体实施方式

在下面的详细描述中，参考形成其一部分的附图，并且其中以图示的方式示出了其中可以实施半导体器件和制造半导体器件的方法的具体实施例。应当理解，在不脱离本公开范围的情况下，可以利用其他实施例并且可以进行结构或逻辑上的改变。例如，针对一个实施例示出或描述的特征也可以在其他实施例上使用或与其他实施例结合使用，以产生又一实施例。本公开旨在包括这样的修改和变化。使用特定语言描述示例，其不应被解释为限制所附权利要求的范围。附图未按比例绘制，并且仅用于说明目的。如果没有另外说明，对应的元件在不同的附图中由相同的附图标记表示。

术语“具有”、“含有”、“包括”、“包含”等是开放的，并且这些术语表示所述结构、元件或特征的存在，但不排除其他元件或特征。除非上下文另有明确说明，否则冠词“一”、“一个”和“该”旨在包括复数以及单数。

术语“电连接”描述了电连接元件之间的永久低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体材料的低电阻连接。术语“电耦合”包括适于信号和/或电力传输的一个或多个中间元件可以在电耦合元件之间，例如，可控制以临时提供第一状态下的低电阻连接和第二状态下的高电阻电去耦合的元件。

附图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来说明相对掺杂浓度。例如，“n-”意指掺杂浓度低于“n”掺杂区的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。具有相同相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。

针对物理尺寸给出的范围包括边界值。例如，用于从a到b的参数y的范围记为a≤y≤b。其中值至少为c的参数y记为c≤y，并且其中值至多为d的参数y记为y≤d。

来自化合物或合金的层或结构的主要成分是原子形成化合物或合金的这样的元素。例如，镍和硅是硅化镍层的主要成分，并且铜和铝是铜铝合金的主要成分。

具有相同导电类型且具有不同掺杂剂浓度的两个邻接掺杂区形成单极结，例如沿两个掺杂区之间的边界表面的n/n+或p/p+结。在单极结处，与单极结正交的掺杂剂浓度分布可以示出阶梯或转折点，在该阶梯或转折点处掺杂剂浓度分布从凹变为凸，或反之亦然。

根据实施例，半导体器件可以包括半导体本体、第一部分和第二部分。第一部分包括硅和氮，并且可以与半导体本体直接接触。第二部分包括硅和氮，并且可以与第一部分直接接触，其中第一部分在半导体本体和第二部分之间。在第一部分中的平均硅含量可以比在第二部分中更高。

第一和第二部分两者都可以包括硅和氮作为仅有的主要成分。第一部分和/或第二部分还可以包括很大部分的氢，其形成硅-氢键和氮-氢键。另外，第一部分和/或第二部分可以包括杂质，例如磷、硼和/或碳。第一部分和第二部分可以形成钝化层的至少一部分。

第一部分可以是电有源半绝缘层，其中电阻率的范围从1×10⁷ωcm（1e07ωcm）至1×10¹⁵ωcm（1e15ωcm）。第一部分可以示出高电阻断能力。电阻率可以足够低以防止电荷例如在半导体本体的靠近钝化层的区中的累积。

高硅含量可以实现第一部分和半导体本体（例如，基于硅、锗或碳化硅的半导体本体）之间的强键。

第二部分可以有效地作为坚固且结实的保护层。第二部分可以在潮湿环境中保护第一部分和半导体本体，例如，以防水的渗入。即使在存在强电场的情况下，第二部分也是结实的以防电化学腐蚀。

由于第一部分和第二部分包括相同的成分，所以第二部分和第一部分之间的粘合可以比例如si3n4层和dlc层之间、或者si3n4层和a-sic层之间的粘合更好。第二部分可以紧接在第一部分之后并且在不会中断在沉积期间施加的等离子体的情况下形成，使得不会形成可能损害第二部分和第一部分之间的粘合的中间层，例如自然氧化物层或任何种类的其他界面。

钝化层可以用作边缘终止结构的结实的电有源屏蔽，用于镜面电荷积累和用于接触半导体本体中的浮置区或其他浮置结构。

根据实施例，半导体本体可以包括半导体二极管的掺杂区和/或晶体管单元的掺杂区。例如，掺杂区可以形成功率半导体二极管的阳极或阴极区或功率晶体管的体区。通过防止电荷累积，钝化层的第一部分可以有助于保持功率半导体器件的电阻断能力。

根据实施例，半导体本体可以包括有源区和在有源区与半导体本体的侧表面之间的边缘终止区。有源区可以包括半导体二极管的掺杂区或晶体管单元。正面金属化可以与有源区中的半导体本体接触。第一部分可以在边缘终止区中与半导体本体直接接触。第一部分可以示出足够的电阻断能力和足够高的电阻率，使得第一部分对半导体器件的标准操作模式没有影响或只有可忽略不计的影响。第一部分可以示出足够的导电性以避免电荷载流子在长时间段内的累积，其中累积的电荷会有助于边缘终止区中的pn结处的电场强度的局部增加。电场强度的局部偏置可能会降低边缘终止区中形成的边缘终止结构的阻断能力。

根据实施例，第一部分可以与形成在边缘终止区中的边缘终止结构的掺杂区直接接触。边缘终止结构的掺杂区可以具有与有源区中的掺杂区相同的导电类型。例如，有源区和边缘终止区的掺杂区可以与漂移区形成pn结。有源区中的掺杂区可以是发射极区。在半导体器件的阻断模式中，边缘终止结构调节横向方向上的电场，其中电场强度可以接近正面处的pn结结束的位置而达到峰值。第一部分防止可能由累积在钝化层中的电荷所引起的电场强度的增加。

边缘终止区可以包括发射极区的结终止延伸（jte），其中发射极区中的掺杂浓度可以低于边缘终止结构的掺杂区中的掺杂浓度，并且其中jte的竖直延伸可以小于发射极区的竖直延伸。

边缘终止区中的掺杂区可以包括可变横向掺杂（vld）的分区，其中掺杂剂浓度随着到有源区的距离的增加而逐渐减小。边缘终止结构可以包括发射极区的导电类型的一个或多个保护环，其中保护环可以从半导体本体的正面上的第一表面延伸到半导体本体中。沿着横向方向，保护环可以彼此间隔开相同导电类型的低掺杂中间区或反掺杂中间区。

除了vld、jte和/或保护环之外，边缘终止结构可以包括导电类型与发射极区相反的沟道停止部（stopper）。沟道停止部可以沿着半导体本体的侧表面延伸，其中侧表面相对于第一表面倾斜。

根据实施例，在第二部分的顶表面处，硅与氮的平均原子比至多为1.6。顶表面处的折射率可以约为2.0。原子比1.6对应于通常通过化学气相沉积（cvd）形成的“常规”氮化硅中的原子比。具有约1.6的硅与氮的平均原子比的氮化硅层可以在存在强电场的情况下是机械上结实并且耐腐蚀的，且可以形成有效的防潮屏障。

根据实施例，第二部分可以包括至少10at％氢。例如，第二部分可以包括至少10at％氢和至多14at％氢。足够高的氢含量可以调整第二部分的电特性，例如电阻率和阻断能力。

根据实施例，在第二部分的顶表面处，硅-氢键si-h的量与氮-氢n-h键的量之比至多为1.6。si-h键与n-h键之比可以从键的红外吸收带获得。具有约1.6的si-h键与n-h键之比的氮化硅层可以在存在强电场的情况下是机械上结实并且耐腐蚀的，且可以形成有效的防潮屏障。

根据实施例，第二部分可以在最上表面处是绝缘的，其中，顶表面处的电阻率大于1×10¹²ωcm（1e12ωcm）。第二部分可以比第一部分更绝缘。

根据实施例，半导体本体和第一部分之间的界面处的第一部分中的硅与氮的平均原子比可以大于1.6，例如，大于5或大于6，其中折射率可以约为2.2。例如，在si：n>5的情况下，第一部分是“富硅的”并且示出高阻断能力。

根据实施例，第一部分可以包括至少10at%氢。例如，第一部分可以包括至少10at%氢和至多14at%氢。足够高的氢含量可以调整第一部分的电特性，例如电阻率和阻断能力。

根据实施例，半导体本体和第一部分之间的界面处的第一部分中的si-h键的量与n-h键的量的平均比可以大于1.6，例如大于5或大于6。折射率可以约为2.2。在si-h：n-h>5的情况下，第一部分是“富硅的”并且示出高阻断能力。“富硅的”第一部分的电阻率足够高，使得第一部分对半导体器件的操作没有影响。“富硅的”第一部分的电阻足够低以避免可能使边缘终止结构的阻断能力降级的长期电荷累积。

根据实施例，第一部分可以在半导体本体和第一部分之间的界面处是半绝缘的。

根据实施例，第二部分可以包括与第一部分接触的第一子部分，其中在第一子部分中，硅含量随着到第一部分的距离的增加而稳步减小。鉴于电要求、防潮性能和机械强度，稳步减小的硅含量有助于调整钝化层的性质。从“富硅的”氮化硅层到“常规”氮化硅层的逐渐过渡避免了不同组成的层之间的界面，并有助于钝化层的改善机械稳定性。

根据实施例，硅与氮的平均原子比可以跨至少100nm的距离从至少5（例如至少6）减小到至多1.8（例如至多1.6）。根据另一实施例，si-h键与n-h键之比可以跨至少100nm的距离从至少5（例如至少6）减小到至多1.8（例如至多1.6）。

根据另一实施例，第二部分可以包括沿着顶表面的第二子部分，其中在第二子部分中，硅含量是恒定的并且不依赖于到第一部分的距离。利用第二部分的厚度，可以调整保护层的机械强度和防潮率（humidityresistivity）而不会进一步影响电特性，其主要由第一部分和第二部分的第一子部分的至多一部分限定。

根据实施例，第一部分的厚度可以在50nm至100nm的范围内。例如，第一部分的厚度对应于用于在沉积室中建立稳定的等离子体参数的最小沉积时间，其中质量流率可以在等离子体点火之前稳定化。

根据实施例，第二部分的厚度可以是至少100nm，以在“富硅”氮化硅和“常规”氮化硅之间实现足够的平滑过渡。

根据实施例，第二部分的顶表面处的折射率在673nm的波长处可以在1.9至2.1的范围内。

根据另一实施例，制造半导体器件的方法可以包括提供具有主表面的半导体衬底。第一部分可以直接形成在主表面上。第一部分包括硅和氮。第二部分可以直接形成在第一部分上。第二部分包括硅和氮。在第一部分中平均硅含量和/或si-h键的平均含量可以比在第二部分中更高。

第二部分可以在第一部分之后直接形成，其中可以在半导体本体没有离开沉积装置的情况下、在沉积期间施加的等离子体没有暂时停止的情况下并且在没有形成可能使第一部分和第二部分之间的粘合弱化的任何界面层（例如自然氧化物层）的情况下形成第二部分。

根据实施例，形成第一和第二部分可以包括使用含氮前体和含硅前体的沉积过程。在沉积室中沉积第一部分期间和/或沉积第二部分期间，进入沉积室的含硅前体和含氮前体之间的质量流量比可以逐渐减小。

第一部分可以形成电有源层，并且第二部分可以形成结实的保护层。可以通过在沉积过程期间简单地改变一个或两个流率以经济的方式形成钝化层的电有源层和保护层。没有形成诸如自然氧化物的界面层，其可能对器件稳定性具有不利影响或者可能使部分之间的粘合变差。

根据实施例，流率比的改变可以包括含硅前体和含氮前体之间的质量流量比减小至多100sccm/s，其中第一部分和第二部分的电特性可以确切地调整，而不会对钝化层的稳定性具有负面影响。

根据实施例，可以在形成第一部分之前从主表面去除氧化物。例如，可以使用反应性前体（诸如氟）去除氧化物。在去除氧化物之后，半导体衬底不会离开沉积室，直到形成钝化层的第一和第二部分。可能使第二部分在第一部分上的粘合变差的临界（critical）界面层（例如自然氧化物）不会形成在半导体衬底和钝化层之间，使得第一部分可以形成与半导体衬底的强键，而没有沿着其可以使钝化层的一部分分层或者可以以其他方式使其弱化的界面。

根据实施例，半导体衬底可以包括晶体硅。在晶体硅上，“富硅”氮化硅层可以形成强键，其避免第一部分与半导体衬底的分层。

图1a-1b涉及半导体器件500，其具有形成在半导体本体100的第一表面101上的钝化层400。

半导体器件500可以是功率半导体器件，其可以用作功率电子器件中的开关或整流器。例如，半导体器件500可以是半导体二极管。根据实施例，半导体器件500可以包括并联电布置的多个基本相同的晶体管单元tc。例如，半导体器件500可以是hemt（高电子迁移率晶体管）、igfet（绝缘栅场效应晶体管）（例如，通常意义上的mosfet（金属氧化物半导体fet），包括具有金属栅极的igfet和具有多晶硅栅极的igfet）、jfet（结fet）、igbt（绝缘栅双极晶体管）、mcd（mos控制二极管）、或包括cmos（互补金属氧化物半导体）电路的智能功率半导体器件，诸如除功率半导体开关之外的传感器电路和/或控制电路。

半导体本体100可以基于具有一种或多种主要成分的半导体晶体。以示例的方式，半导体晶体的（一种或多种）主要成分可以是硅（si）、锗（ge）、硅和锗（sige）、硅和碳（sic）、镓和氮（gan）、或镓和砷（gaas）。半导体本体100还可以包括其他材料，例如，由于材料和过程缺陷而造成的无意杂质和/或有意添加物（例如掺杂剂原子和/或氢原子）。

第一表面101限定半导体器件500的正面。平行于第一表面101的方向是水平方向。到第一表面101的表面法线104限定竖直方向。

钝化层400包括与第一表面101直接接触的第一部分410和形成在第一部分410上的第二部分420，其中第一部分410将第二部分420与半导体本体100分离。第一部分410和第二部分420可以包括硅和氮作为仅有的主要成分，或者可以包括很大部分的氢，例如至少10at%氢。

第一部分410和第二部分420关于硅和氮之间的比而不同和/或可以关于si-h键与nh键的比而不同。例如，硅与氮化物原子比si：n在第一部分410中可以是恒定的，并且可以例如随着到第二部分420中的第一表面101的距离z的增加而稳步地减小。根据另一实施例，si：n可以以比在第二部分420中的速率低的速率在第一部分410中减小。

根据另一示例，si-h：n-h比在第一部分410中可以是恒定的，并且可以例如随着到第二部分420中的第一表面101的距离z的增加而稳步减小。根据另一实施例，si-h：n-h比可以以比在第二部分420中的速率低的速率在第一部分410中减小。

以示例的方式，第一部分410的竖直延伸d1可以在50nm至100nm的范围内。第二部分420的竖直延伸d2可以在100nm至几μm的范围内，例如800nm。

图1b示出了沿图1a中的线b-b'的硅含量的竖直梯度491和硅与氮原子比si：n的竖直梯度492。在第一部分410中，硅含量和硅与氮之比两者都可以是恒定的。例如，在第一部分410中，原子比si：n可以约为6。第一部分410中的硅含量可以约为85％。在第二部分420中，原子比si：n可以跨至少100nm厚度在6到1.6的范围内减小。

在第二部分420的顶表面429处，原子比si：n可以至多为1.8，例如，至多为1.6，并且在673nm的波长下折射率可以在1.98至2.02的范围内。在第一部分410的水平横截面中，折射率在673nm的波长下可以至少为2.15，例如约为2.2。

至少第一部分410可以包括大量的氢，例如，至少10at%氢和至多14at%氢，其中竖直梯度491可以指示沿着图1a中的线b-b'的si-h键的量，并且竖直梯度492可以指示沿着图1a中的线b-b'的si-h：n-h比。在第一部分410中，si-h键的量和si-h：n-h比两者可以是恒定的。例如，在第一部分410中，si-h：n-h比可以约为6。在第二部分420中，比si-h：n-h可以跨至少100nm厚度从约6减小到约1.6。在第二部分420的顶表面429处，si-h：n-h比可以至多为1.8，例如，至多为1.6。

“富硅”第一部分410形成具有高电压阻断能力的电有源半绝缘层。第一部分410的电阻率足够高，使得它不会不利地影响半导体器件500的操作。通过第一部分410的漏电流可以忽略不计。第一部分410的电阻率可以足够低，使得在半导体器件500的寿命期间，第一部分410中的电荷累积可以忽略不计。

第二部分420的至少顶部部分可以形成具有高湿度不可渗透性、高机械稳定性和高结实性的保护层，其中保护层是耐腐蚀的并且当暴露于强电场时不会变差。可以通过改变第一部分410的厚度和从“富硅”到约1.6的原子比si：n的过渡的长度以简单的方式调整钝化层400的电性质和机械性质。

在图2a-2b中，钝化层400的第二部分420包括与第一部分410接触的第一子部分421和与第一子部分421接触的第二子部分422，其中第一子部分421将第二子部分422与第一部分410分离。在第一子部分421中，硅含量可以随着到第一表面101的距离z的增加而稳步地减小。在第二子部分422中，原子比si：n可以如图2b中的线494所示那样随着到第一表面101的距离z的增加而是恒定的，或者，原子比si：n可以如图2b中的线493指示那样以比第一子部分421中的更低的速率减小。

根据实施例，第一部分410的竖直延伸d1和第一子部分421的竖直延伸d21之和可以在50nm至100nm的范围内，并且第二子部分422的竖直延伸d22可以在从500nm到1μm的范围内。第一部分410和第二部分420的第一子部分421可以确定界面态的数量和/或密度，并且第二子部分422可以限定钝化层400的机械强度和屏障性质。

图3示出了具有半导体本体100和钝化层400的半导体器件500的示例。半导体器件500可以是mosfet、igbt或半导体二极管。例如，半导体器件500可以是竖直功率半导体器件，其中负载电流在半导体本体100的正面处的可以包括正面金属化310的第一负载电极和半导体本体100的背面处的第二负载电极320之间流动。正面处的第一表面101和背面处的第二表面102之间的半导体本体100的厚度可以在几百nm到几百μm的范围内。

半导体本体100可以是包含硅（si）或锗（ge）作为主要成分的单晶，例如单晶硅（si）、单晶锗硅（sige）、单晶碳化硅（sic）或单晶硅（si）。

半导体本体100可以包括形成在第一表面101和漏极/漂移结构130之间的有源区610中的掺杂区120。漏极/漂移结构130可以包括至少轻掺杂漂移区131和在漂移区131和第二表面102之间的重掺杂接触部分139。漂移区131在半导体器件500的阻断模式下调节阻断电压。

重掺杂接触部分139可以形成与第二负载电极320的欧姆接触。在半导体器件500是mosfet或半导体二极管的情况下，接触部分139可以形成与漂移区131的单极结。在半导体器件500是反向阻断igbt或包含反向阻断igbt的情况下，接触部分139具有相反导电类型的漂移区131。在半导体器件500是反向导通igbt的情况下，接触部分139可以包括在漂移区131和第二表面102之间延伸的两种导电类型的分区。接触部分139可以直接邻接漂移区131或者漂移区131的导电类型的附加层，但是其中可以在漂移区131和接触部分139之间形成更高的掺杂剂浓度。

有源区610中的掺杂区120可以形成发射极区，并且可以包括功率半导体二极管的阳极区或阴极区、或晶体管单元的体区，其中晶体管单元可以并联电连接。

边缘终止区690可以围绕中央有源区610并且可以将中央有源区610与半导体本体100的侧表面103分离，其中，侧表面103将第一表面101和第二表面102相连接。

边缘终止区690可以包括边缘终止结构。在半导体器件500的阻断状态下，边缘终止结构调节由发射极区120和漂移/漏极结构130之间的阻断电压引起的横向电场。

在所示实施例中，边缘终止结构包括结终止延伸125。结终止延伸125可以与发射极区120直接接触。结终止延伸125可以与第一表面101接触或者可以与第一表面101隔开。结终止延伸125中的平均掺杂剂浓度可以低于发射极区120中的平均掺杂剂浓度。结终止延伸125的竖直延伸可以等于或小于有源区610中的掺杂区120的竖直延伸。

边缘终止结构还可以包括沿着第一表面101和侧表面103之间的边缘形成的沟道停止区138。沟道停止区138比漂移区131更重掺杂并且可以形成与漂移区131的单极结。

如参考任何前述附图所述的钝化层400在边缘终止区690中与半导体本体100直接接触。钝化层400可以跨正面金属化316的侧壁而延伸。钝化层400的一部分可以形成在正面金属化310的一部分上。

钝化层400的电阻率足够高，使得没有或仅可忽略不计的漏电流跨钝化层400流动。钝化层400的第一部分410可以排尽电荷，电荷可以在半导体器件500的寿命期间迁移到钝化层400中并且可能影响边缘终止结构的击穿和雪崩特性。

图4涉及制造半导体器件的方法。提供（902）具有主表面的半导体衬底。第一部分直接形成在主表面上，其中第一部分包括硅和氮（904）。第二部分直接形成在第一部分上，其中第二部分包括硅和氮，并且其中，在第一部分中平均硅含量比在第二部分中更高。（906）。

图5a示意性地示出了沉积装置800。沉积装置800可以是例如cvd（化学气相沉积）装置（例如apcvd（大气压cvd）、lpcvd（低压cvd）或pecvd（等离子体增强cvd）装置）或用于pvd（物理气相沉积）的装置。

半导体衬底700可以放置在反应器880的沉积室885中。反应器880可以包括用于生成等离子体的电极。第一mfc（质量流量控制器）810控制通过主入口881进入沉积室885的含硅前体891的气流fprsi，并且第二mfc820控制通过主入口881进入沉积室885的含氮前体的气流fprn。第一和第二mfc810、820可以根据所选的设定点控制通过mfc的气态化合物或气态混合物的流率。例如，mfc可以包括质量流量传感器、控制阀和内部控制单元，其可以比较从质量流量传感器获得的气流的值，以便以适当的方式调整控制阀来达到根据所选的设定点的流率。

处理器单元890可以与第一mfc810和第二mfc820数据链接。处理器单元890可以控制沉积装置800以形成具有第一部分410和第二部分420的钝化层400（如参考图1a-3所述）。处理器单元890可以是沉积装置800的整体部分，或者可以包括分配给沉积装置800并与沉积装置800数据链接的存储程序控制。处理器单元890可以是计算机、服务器、或执行软件代码的服务器和计算机的网络的一部分。处理器单元890可以以如参考图5b描述的方式执行控制第一和第二mfc810、820的方法。

半导体衬底700可以放置在反应器880的沉积室885中。在t=0和t=1之间，可以将蚀刻剂引入沉积室885，其中蚀刻剂适于从半导体衬底700的正面处的主表面701去除自然氧化物。例如，蚀刻剂可以包括氟自由基。对于t1<t<t2，惰性气体（例如稀有气体）可以净化沉积室885并且可以去除氟自由基。

对于t2<t<t3，可以以恒定比将含硅前体891和含氮前体892引入沉积室885中。含硅前体可以包括例如硅烷，例如硅烷sih4、tcs（三氯硅烷hsicl3）或四氯硅烷hsicl4。含氮前体可以包括例如氨气（nh4）和/或氮气（n2）。

含硅前体与含氮前体之比可以大于3，例如大于3.5。根据实施例，流率比可以在4.9到5.1之间。以示例的方式，沉积室中的温度可以设定为约400℃。反应器880可以激活高频等离子体，其中，等离子体中的高能电子可以电离或离解含硅前体和含氮前体中的至少一个，以生成更多的化学反应性自由基。以高沉积功率（例如约2.6w/cm²）沉积的“富硅”氮化硅层可以示出高电压阻断能力。

对于t3<t<t4，含硅前体与含氮前体的流率比可以稳步地减小。由于总气流仅在相对较低的程度上改变，所以可以从至少t3到t5或从t2到t5连续施加等离子体而没有改变或没有明显改变。通过连续施加等离子体，该过程可以非常稳定。

在所示的示例中，仅减少含硅前体的质量流量。根据其他实施例，也可以增加含氮前体的气流，或者可以增加含氮前体的质量流量并可以减小含硅前体的质量流量。t3和t4之间的时段可以持续至少2秒并且持续最多10秒。含硅前体的流率改变可以至多为100sccm/s。

根据实施例，含硅前体是硅烷sih4，而含氮前体是nh3。nh3流率可以是100sccm而硅烷的流率可以从500sccm减少到300sccm。气态氮n2可以以4000sccm的流率来供应。沉积室885中的压力可以在1托到10托之间，而沉积室885中的温度可以在350℃到500℃之间。

对于t4<t<t5，含硅前体和含氮前体之间的流率比可以保持恒定。t4到t5之间的时段可以持续至少2秒且至多60秒并且可以导致厚度约为800nm的沉积层。

尽管本文已经说明和描述了特定实施例，但是本领域普通技术人员应当理解，在不脱离本发明范围的情况下，可以用各种替换和/或等同的实现来代替所示出和描述的特定实施例。本申请旨在涵盖本文所讨论的具体实施例的任何改编或变化。因此，本发明旨在仅由权利要求及其等同物限制。