半导体晶片、由半导体晶片单片化而得的半导体器件和半导体器件的制造方法与流程

本发明涉及半导体晶片、由该半导体晶片单片化而得的半导体器件及其制造方法。

背景技术：

近年来，具有高耐压特性且用于流动大电流的用途的功率器件被广为开发。在这样的功率器件的开发之中，氮化物半导体作为具有高绝缘击穿电场和高饱和电子速度的材料受到关注。其中，使用了GaN(氮化镓)的GaN功率器件有望在将来的低损耗、高速功率开关系统中对节能作出巨大的贡献。

在GaN功率器件的制造中，如果进行硅制半导体晶圆中通常使用的切刀切割，则会因为GaN膜比硅硬而且GaN等氮化物半导体与硅的晶格常数和热膨胀系数等不同，而在切割时在硅衬底与GaN膜的界面附近产生大的应力。而且，如果对该界面附近的应力产生的区域施加切割时产生的机械冲击，则会以该界面附近为起点产生裂纹。为了解决该问题，例如使用激光切割。

作为使用了激光切割的现有的半导体晶片例如记载于日本特开2006-222258号公报(专利文献1)中。该现有的半导体晶片中，将激光切割和刀片切割组合，来切断半导体晶片。

现有技术文献

专利文献

专利文献1：日本特开2006-222258号公报

发明要解决的技术问题

但是，即使在上述GaN功率器件的制造中使用激光切割的情况下，也需要除去激光切割时产生的碎屑(蒸发物残渣)，存在成本增加的问题。

另外，为了解决使用刀片切割的情况下的问题，也可以考虑利用蚀刻来除去GaN膜的方法。但是，GaN由于是化学性质非常稳定的物质，所以不溶解于常见的酸(盐酸、硫酸、硝酸等)和碱，在室温下不能被任何溶液蚀刻掉。因此，在半导体的制造工序的蚀刻时，需要进行基于反应性离子蚀刻的干法蚀刻，蚀刻速度慢生产率变差。

技术实现要素：

于是，本发明的目的在于提供具有高成品率和高可靠性的半导体晶片、由该半导体晶片单片化而得的半导体器件及其制造方法。

用于解决问题的技术手段

为了解决上述课题，本发明的半导体晶片的特征在于，包括：衬底；层叠在上述衬底上的GaN类半导体膜；多个元件区域，其具有设置在上述GaN类半导体膜上的半导体元件和设置在上述GaN类半导体膜上并且以包围上述半导体元件的方式配置的金属环；层叠在上述GaN类半导体膜上的电介质膜；和切割区域，其具有在上述电介质膜上开口，并且以划分上述元件区域的方式沿着上述金属环的外周，不贯通上述电介质膜地设置成格子状的切割槽，在上述切割槽的底面，上述切割槽的上述元件区域侧的端部高于或低于上述切割槽的宽度方向的中央部。

另外，本发明的半导体器件是由上述半导体晶片单片化而得的半导体器件，其特征在于：以上述切割区域中的上述切割槽的至少一部分残留于上述半导体器件的方式被切割出。

另外，本发明的半导体器件的制造方法的特征在于，包括：使GaN类半导体膜在衬底上生长的工序；在上述GaN类半导体膜上形成具有多个半导体元件和以包围该半导体元件的方式配置的金属环的元件区域，并且层叠电介质膜的工序；形成具有以划分上述元件区域的方式设置成格子状的切割槽的切割区域的工序；和对上述切割槽进行切割，切割出包括上述半导体元件和上述切割槽的至少一部分的半导体器件的工序，上述切割槽形成为，在上述切割槽的底面，上述GaN类半导体膜不露出，并且切割槽的上述元件区域侧的端部高于或低于切割槽的宽度方向的中央部。

发明效果

根据本发明，在切割槽的底面，切割槽的元件区域侧的端部高于或低于上述切割槽的宽度方向的中央部。因此，即使在例如使用刀片切割的情况下，也能够使切割时产生的应力朝向半导体晶片的外部，能够抑制裂纹、表面剥落和膜剥落。由此，能够改善单片化后得到的半导体器件的成品率，并且能够提高该半导体器件的可靠性。

另外，即使不使用成本高且具有碎屑(蒸发物残渣)除去问题的激光切割，也能够得到可靠性高的半导体器件。因此，能够用短的切割时间制造可靠性高、成本低的半导体器件。

附图说明

图1是表示本发明的第一实施方式半导体晶片的平面图。

图2是图1的半导体晶片的X部分的放大图。

图3是从图2的III-III线看的截面示意图。

图4是表示图1的半导体晶片的切割槽的截面示意图。

图5是用于说明图1的半导体晶片的制造方法的截面示意图。

图6是接着图5用于说明半导体晶片的制造方法的截面示意图。

图7是接着图6用于说明半导体晶片的制造方法的截面示意图。

图8是接着图7用于说明半导体晶片的制造方法的截面示意图。

图9是接着图8用于说明半导体晶片的制造方法的截面示意图。

图10是表示切割槽的底面大致平坦的半导体晶片的切割时产生的层间裂纹和表面剥落的扩散的局部截面示意图。

图11是表示图1的半导体晶片的切割时产生的层间裂纹和表面剥落的扩散的局部截面示意图。

图12是表示没有形成切割槽的半导体晶片的切割时的切割表面的光学显微镜像的图。

图13是表示虽然形成了切割槽但是切割槽的底面大致平坦的半导体晶片的切割时的切割表面的光学显微镜像的图。

图14是表示图1的半导体晶片的切割时的切割表面的光学显微镜像的图。

图15是表本发明的第二实施方式的半导体晶片的截面示意图。

图16是表示图15的半导体晶片的切割时的层间裂纹的产生宽度与第二电介质膜的膜厚的相关图。

图17是表示图15的半导体晶片的切割时产生的层间裂纹和表面剥落的扩散的局部截面示意图。

图18是表示图15的半导体晶片的切割时的裂纹的产生宽度与切割槽的底面的电介质膜的膜厚的相关图。

图19是关于因切割而产生的层间裂纹和表面剥落的产生数量，将本发明的第三实施方式的半导体晶片与现有的半导体晶片进行比较的比较图。

图20是表示本发明的第四实施方式的半导体器件的截面示意图。

图21是表示用于将半导体晶片封装化的工序的图。

图22是用于说明图21的表面保护胶带粘贴工序的图。

图23是用于说明图21的背面研磨工序的图。

图24是用于说明图21的切割胶带粘贴工序的图。

图25是用于说明图21的表面保护胶带剥离工序的图。

图26是用于说明图21的切割工序的图。

图27是用于说明图21的晶片焊接工序的图。

图28是用于说明图21的丝焊工序的图。

图29是用于说明图21的树脂模塑工序的图。

图30是用于说明图20的半导体器件的制造方法的图。

图31是接着图30用于说明半导体器件的制造方法的图。

图32是接着图31用于说明半导体器件的制造方法的图。

图33是表示本发明的另一实施方式的半导体晶片或半导体器件的切割槽的截面示意图。

图34是表示本发明的又一实施方式的半导体晶片或半导体器件的切割槽的截面示意图。

图35是表示本发明的不同实施方式的半导体晶片或半导体器件的切割槽的截面示意图。

图36是表示本发明的第五实施方式的半导体晶片的切割槽的截面示意图。

图37是表示切割槽的底面电介质膜厚的半导体晶片的切割时产生的层间裂纹和表面剥落的扩散的局部截面示意图。

图38是表示图36的半导体晶片的切割时产生的层间裂纹和表面剥落的扩散的局部截面示意图。

图39是表示图36的半导体晶片的切割时的侧边裂纹的扩散宽度与T2/T1膜厚比的相关图。

图40是表本发明的第六实施方式半导体晶片的截面示意图。

图41是表示图40的半导体晶片的切割时的层间裂纹的产生宽度与第二电介质膜的膜厚的相关图。

图42是表本发明的第七实施方式半导体晶片的截面示意图。

图43是表示图42的半导体晶片的切割时产生的层间裂纹和表面剥落的扩散的局部截面示意图。

图44是表示图36的半导体晶片的切割时的切割区域的表面的光学显微镜像的图。

图45是表示图42的半导体晶片的切割时的切割区域的表面的光学显微镜像的图。

具体实施方式

(第一实施方式)

本发明的第一实施方式的半导体晶片1如图1、图2所示，包括：多个元件区域20；和以划分元件区域20的方式设置成格子状的切割区域21。在元件区域20内分别设置有：半导体元件30(电路部)；设置在半导体元件30上的焊盘14；和以包围半导体元件30的方式设置的金属环22。该半导体元件30为GaN类HFET(Hetero-junction Field Effect Transistor；异质结场效应晶体管)。

另外，由上述半导体晶片1单片化而得的半导体器件70由元件区域20和该元件区域20周围的切割区域21的一部分构成。

上述半导体元件30如图3所示，具有衬底23和层叠在该衬底23上的GaN类半导体膜24。第一实施方式中，作为衬底23，使用6英寸大小的厚625μm的硅(Si)衬底。

另外，衬底23并不限定于Si衬底，也可以例如为蓝宝石衬底或SiC衬底。

GaN类半导体膜24是由无掺杂AlGaN缓冲层；层叠在该无掺杂AlGaN缓冲层上的无掺杂GaN沟道层；和层叠在该无掺杂GaN沟道层上的无掺杂AlGaN屏障层构成的氮化物半导体层叠体。

其中，为了便于说明，无掺杂AlGaN缓冲层、无掺杂GaN沟道层和无掺杂AlGaN屏障层未图示。另外，半导体元件30简化示意性地表示。因此，源极电极、漏极电极和栅极电极的大小和间隔，与实际情况不同。

上述GaN类半导体膜24中，在该无掺杂GaN沟道层与无掺杂AlGaN屏障层的界面附近产生2DEG层(二维电子气体层)35。该2DEG层35因形成于半导体元件30周围的元件分离槽36而仅在半导体元件30区域产生。

其中，也可以替代上述GaN沟道层，采用具有比上述AlGaN屏障层带隙小的组成的AlGaN沟道层。另外，也可以在上述AlGaN屏障层上设置例如由GaN构成的约1nm厚的层作为帽层。

另外，上述GaN类半导体膜24包括源极电极31和漏极电极32。源极电极31和漏极电极32彼此隔开间隔地形成在贯通上述AlGaN屏障层和2DEG层35到达GaN沟道层的凹部。另外，在AlGaN屏障层上且源极电极31和漏极电极32之间形成有栅极电极33。

上述源极电极31和漏极电极32是欧姆电极，上述栅极电极33是肖特基电极。由上述源极电极31、漏极电极32、栅极电极33和活性区域构成HFET。

在此，活性区域是指，因在配置于AlGaN屏障层上的源极电极31与漏极电极32之间的栅极电极33施加的电压，而在源极电极31与漏极电极32之间流动载流子的氮化物半导体层叠体(GaN沟道层、AlGaN屏障层)的区域。

在上述GaN类半导体膜24(AlGaN屏障层)上形成有由SiO₂构成的电介质膜25和由SiN构成的保护膜26。电介质膜25形成在GaN类半导体膜24上，保护膜26形成在电介质膜25上。在电介质膜25的源极电极31、漏极电极32和栅极电极33上的区域形成有作为接触部的通孔34(图3中仅图示了漏极电极32上的通孔)。源极电极31、漏极电极32和栅极电极33各电极经由通孔34与焊盘14(图3中仅图示了一方的焊盘)连接。

另外，作为电介质膜25的材料，使用了SiO₂，但并不限定于此，也可以使用SiN、聚酰亚胺等绝缘材料。

上述结构的半导体元件30中，在GaN沟道层与AlGaN屏障层的界面附近产生的2DEG层35形成沟道，通过对栅极电极33施加电压来控制该沟道，使具有源极电极31、漏极电极32和栅极电极33的HFET导通截止。该HFET作为常导通型的晶体管而工作，在对栅极电极33施加负电压时在栅极电极33下的GaN沟道层形成耗尽层而成为截止状态，另一方面，在栅极电极33的电压为零时在栅极电极33下的GaN沟道层中耗尽层消失而成为导通状态。

另外，在划分上述元件区域20的切割区域21设置有切割槽27。该切割槽27通过对电介质膜25和保护膜26进行蚀刻，形成为GaN类半导体膜24不从切割槽27的底面27a露出。

上述切割槽27如图4所示，在其底面27a具有比切割槽27的底面27a的宽度方向W的中央部高(相对于底面27a在图4的上侧(开口侧)变化)的形状变化区域40。

第一实施方式的半导体晶片1中，切割槽27的底面27a的电介质膜25的膜厚为0.2μm～3μm，切割区域21的宽度W0为90μm，切割槽27的宽度W1为70μm。

另外，在使GaN类半导体膜从切割槽27露出的情况下，会因低施加电压而产生空气放电。例如当切割槽27与焊盘14之间的距离为70μm时，因约600V的施加而产生空气放电。

与之相对地，上述半导体晶片1中，即使对焊盘14施加600V～1000V的高电压，GaN类半导体膜24也不会从切割槽27的底面27a的表面露出。因此，在以晶片状态进行半导体元件30的测试的情况下，能够不破坏半导体元件30地以晶片状态施加高电压来实施耐压试验等。

接着，根据图5～图9对上述半导体晶片1的制造方法进行说明。

首先，如图5所示，在Si衬底23上利用MOCVD(Metal Organic Chemical Vapor Deposition：金属有机气相沉积)法依次层叠无掺杂AlGaN缓冲层、无掺杂GaN沟道层、无掺杂AlGaN屏障层，形成GaN类半导体膜24。无掺杂GaN沟道层的厚度例如为1μm，无掺杂AlGaN屏障层的厚度例如为30nm。在该无掺杂GaN沟道层与无掺杂AlGaN屏障层的界面附近产生2DEG层35。

而且，如图6所示，在GaN类半导体膜24上的没有形成半导体元件30的区域，形成有贯通2DEG层35的元件分离槽36。该元件分离槽36通过一般的光刻法将抗蚀剂图案化且采用使用了氯系气体的RIE(reactive ion etching；反应离子蚀刻)装置而形成。

接着，如图7所示形成半导体元件30。即，在元件区域20内的GaN类半导体膜24上，贯通AlGaN屏障层和2DEG层35到达GaN沟道层的凹部彼此隔开间隔地形成。该凹部只要能够从AlGaN屏障层的表面贯通2DEG层35即可，与元件分离槽36同样，通过一般的光刻法将抗蚀剂图案化，采用使用了氯系气体的RIE形成为具有例如70nm的深度。

接着，通过溅射在该凹部依次层叠Ti、Al、TiN，形成作为欧姆电极的源极电极31和漏极电极32。通过对形成有源极电极31和漏极电极32的衬底以例如400℃以上500℃以下进行10分钟以上的退火，在2DEG层35与欧姆电极之间得到欧姆接触。

接着，在源极电极31和漏极电极32之间的GaN类半导体膜24上，形成通过溅射形成的由WN、W层叠膜构成的栅极电极33。

接着，在GaN类半导体膜24上层叠用p-CVD(等离子体CVD)制造的SiN膜和SiO₂膜，形成具有例如1.0μm～4.5μm膜厚的电介质膜25。其中，电介质膜25的膜厚根据要制作的半导体元件的金属膜厚而变化。

接着，在电介质膜25的源极电极31、漏极电极32和栅极电极33上的区域，形成有作为接触部的通孔34(图7～9中仅图示了漏极电极32上的通孔)。而且，经由该通孔34，源极电极31、漏极电极32和栅极电极33各电极与设置在电介质膜25上的焊盘14连接。

接着，在电介质膜25上的半导体元件30的周围形成金属环22。该金属环22由通过一般的光刻法将抗蚀剂图案化，采用使用了氯系气体的一般的RIE法将TiN、AlCu、TiN层叠膜分别图案化而形成。

接着，如图8所示，在电介质膜25上形成用p-CVD制造的由SiN构成且具有例如0.9μm膜厚的保护膜26。其中，焊盘14为了与信号处理电路等连接而露出，没有被保护膜26覆盖。

之后，如图9所示，对切割区域21的保护膜26和电介质膜25进行蚀刻，形成切割槽27。该切割槽27由通过光刻法将抗蚀剂图案化，采用使用了氟系气体的RIE进行干法蚀刻而形成。

图4所示的第一实施方式的半导体晶片1的切割槽27，例如通过用RF功率为750W、放电压力为1700mTorr、气体流量为Ar＝800sccm、CF4＝120sccm的RIE装置进行干法蚀刻而得到。

然而，在GaN类半导体膜上形成电介质膜的现有的半导体晶片中，在切割时，Si衬底23与GaN类半导体膜24附近的层间应力会变大，因此，与将切割槽的底面的电介质膜完全除去，使GaN类半导体膜从底面露出的现有的半导体晶片相比，有时会变得容易产生层间裂纹。

其理由如下。即，如图10所示，当对切割槽627的底面627a为大致平坦的半导体晶片进行切割时，在GaN类半导体膜24与电介质膜625的界面附近产生的应力(裂纹)P1朝向箭头A1方向，在Si衬底23与GaN类半导体膜24的界面附近产生的应力(裂纹)P2朝向箭头A2方向。因此，存在这些应力无法很好地释放到半导体晶片的外部的情况。

在此，对以下半导体晶片分别进行切割：(1)不具有切割槽的半导体晶片；(2)虽然具有切割槽但是切割槽的底面为大致平坦的半导体晶片；(3)第一实施方式的半导体晶片1，并且，对刀片切割时在层间裂纹和表面剥落的产生进行了调查。其中，上述(1)、(2)的结构的半导体晶片除了切割槽以外，具有与半导体晶片1相同的结构。

(1)的半导体晶片中，如图12所示，在进行刀片切割时，从切断部57扩散的表面剥落C和层间裂纹P到达至金属环22。该层间裂纹P是在GaN类半导体膜24附近产生的裂纹，金属环22无法阻止其扩散。因此，存在到达元件区域的层间裂纹P的情况。

(2)的半导体晶片中，如图13所示，在进行刀片切割时，从切断部57扩散的表面剥落C和层间裂纹P被切割槽的壁面阻止，没有到达金属环。

(3)的半导体晶片1中，如图14所示，在进行刀片切割时，从切断部57扩散的表面剥落C和层间裂纹P停止在切割槽27的壁面27b之前。

根据上述结果可知，通过设置切割槽，能够抑制表面剥落C和层间裂纹P的扩散。特别是通过在切割槽27的底面27a的元件区域20侧的端部设置形状变化区域40，能够可靠地抑制表面剥落C和层间裂纹P的扩散，改善成品率，并且能够将可靠性高的半导体器件70单片化。

即，在上述结构的半导体晶片1中，在切割槽27的元件区域20侧的底面27a设置形状变化区域40，在切割槽27的底面27a，使切割槽27的上述元件区域20侧的端部高于切割槽27的宽度方向W的中央部，由此，如图11所示，能够使GaN类半导体膜24与电介质膜25的界面附近产生的应力(裂纹)P3朝向箭头A3的方向。另外，能够使在切割进一步进行时产生的Si衬底23与GaN类半导体膜24的界面附近产生的应力(裂纹)P4朝向箭头A4的方向。即，能够使在切割时特别是在刀片切割时产生的应力朝向半导体晶片1的外部，所以能够抑制切割时产生的裂纹、表面剥落和膜剥落的扩散，能够改善单片化后得到的半导体器件70的成品率，并且能够提高单片化后得到的半导体器件70的可靠性。

另外，即使不使用成本高且具有碎屑(蒸发物残渣)除去问题的激光切割，也能够得到可靠性高的半导体器件70。因此，能够以短的切割时间制造低成本的半导体器件70。

(第二实施方式)

第二实施方式的半导体晶片101如图15所示，代替第一实施方式的半导体晶片1的电介质膜25，使用由第一、第二电介质膜49、50构成的两层的多膜层。其中，对于与上述第一实施方式相同的结构部标注相同的编号，引用第一实施方式的说明。

第二实施方式的半导体晶片101中，作为电介质膜125，例如使用通过p-CVD制造的膜厚2.0μm以下的SiN膜作为第一电介质膜49，使用通过p-CVD制造的膜厚2.0μm以下的SiO₂膜作为第二电介质膜50。

在此，对第一电介质膜49的膜厚为0.75μm的情况下的第二电介质膜50的膜厚与刀片切割时的裂纹P的扩散的关系进行了调查。另外，以剖视时从切割槽27的切断部至金属环22的距离为25μm的方式进行切割。

如图16所示，可知在第二电介质膜50的膜厚为2.0μm以下的情况下，裂纹P的扩散被抑制到比到达金属环22的位置(25μm)靠前的20μm以下。

通过使电介质膜125为多层化，与膜厚相同的单层的电介质膜相比，构成电介质膜的1个层的最大膜厚变小。因此，如图17所示，能够使刀片切割时在第一电介质膜49与第二电介质膜50的界面附近产生的应力(裂纹)P5朝向箭头A5的方向，使在GaN类半导体膜24与电介质膜25的界面附近产生的应力(裂纹)P6朝向箭头A6的方向。而且，能够使在切割进一步进行时的Si衬底23与GaN类半导体膜24的界面附近产生的应力(裂纹)P7朝向箭头A7的方向。即，能够在比切割槽27的壁面27b靠前的位置，使因切割而产生的应力朝向半导体晶片101的外部，所以能够可靠地抑制裂纹、表面剥落和膜剥落的扩散，能够改善单片化后得到的半导体器件70的成品率，并且能够提高单片化后得到的半导体器件70的可靠性。

另外，对由第一、第二电介质膜49、50两层构成电介质膜125的情况下的刀片切割时的裂纹与切割槽27的底面27a的电介质膜125的膜厚的关系进行了调查。

如图18所示，可知在切割槽27的底面27a的电介质膜125的膜厚为3.0μm以下的情况下，裂纹的扩散被抑制到20μm以下。

即，在由第一、第二电介质膜49、50两层构成电介质膜125的情况下，只要根据切割槽27的加工的偏差，切割槽27的底面27a的电介质膜125的膜厚为3.0μm以下，就能够可靠地抑制在Si衬底23与GaN类半导体膜24的界面附近产生的裂纹、表面剥落和膜剥落的扩散，能够改善单片化后得到的半导体器件70的成品率，并且能够提高单片化后得到的半导体器件70的可靠性。

而且，能够使切割槽27的底面27a的电介质膜125的膜厚变大，所以能够减小切割槽27的加工深度。由此，能够缩短切割槽27的加工时间，并且能够使切割槽27加工时所用的抗蚀剂膜厚变薄从而降低加工成本。

(第三实施方式)

第三实施方式的半导体晶片201，虽然没有图示，但代替第二实施方式的电介质膜125，形成进一步多层化的电介质膜225。其中，对于与上述第一、第二实施方式相同的结构部标注相同的编号，引用第一、第二实施方式的说明。

第三实施方式的半导体晶片201的电介质膜225具有依次层叠SiN膜(例如膜厚0.17μm)、SiO₂膜(例如膜厚0.15μm)、SiN膜(例如膜厚0.25μm)、SiO₂膜(例如膜厚0.75μm)、SiN膜(例如膜厚0.25μm)和SiO₂膜(例如膜厚0.93μm)六层的结构。

在此，关于上述半导体晶片201，作为比较例，使用具有依次层叠SiN膜(膜厚0.17μm)、SiO₂膜(膜厚0.15μm)、SiN膜(膜厚0.25μm)、SiO₂膜(膜厚0.75μm)、SiN膜(膜厚0.25μm)和SiO₂膜(膜厚3.00μm)六层的电介质膜，在切割槽27的底面27a不设置形状变化区域40(切割槽27的底面27a大致平坦)的半导体晶片，对于形状变化区域40的有无与刀片切割时产生的表面剥落C和层间裂纹P的扩散的关系进行了调查。其中，比较例的半导体晶片，除了电介质膜和切割槽的结构以外，具有与半导体晶片201相同的结构。另外，与第二实施方式同样，以剖视时从切割槽27的切断部至金属环22的距离为25μm的方式进行切割。

如图19所示，半导体晶片201中，刀片切割时产生的裂纹的扩散大部分为10μm以下，最大也就17μm。与之相对地，比较例的半导体晶片中，产生大量超过25μm扩散的裂纹。

像这样，由2层以上的多个层构成电介质膜，也能够抑制裂纹、表面剥落和膜剥落的扩散，能够改善单片化后得到的半导体器件70的成品率，并且能够提高单片化后得到的半导体器件70的可靠性。

另外确认了，在由8层构成电介质膜的情况下，只要电介质膜的总膜厚为3.0μm以下，就具有与上述电介质膜225同样的效果。

(第四实施方式)

第四实施方式的半导体器件170是由上述第三实施方式的半导体晶片201单片化而成的，如图20所示，包括：半导体元件30；设置在半导体元件30上的焊盘14；和以包围半导体元件30的方式设置的金属环22。其中，对于与上述第一、第三实施方式相同的结构部标注相同的编号，引用第一～第三实施方式的说明。

上述半导体器件170以切割槽27的一部分残留于金属环22的外周的方式被切割出。例如，半导体晶片201的切割区域21的宽度W0为90μm，切割槽27的宽度W1为70μm，此时，切割槽27的一部分在半导体器件170的外周残留10μm～15μm。

接着，根据图21～图32对上述半导体器件170的制造方法进行说明。

在半导体器件170的制造方法的说明之前，先根据图21～图29对用于将半导体晶片201封装化的工序进行说明。

如图21所示，半导体晶片201依次进行表面保护工序、背面研磨工序、切割胶带粘贴工序、表面保护胶带剥离工序、切割工序、晶片焊接工序、丝焊工序、树脂模塑工序、外装镀层工序、标记工序、成型工序、测试工序、外观检查工序和包装工序各工序，封装化后出厂。

工序1的表面保护胶带粘贴工序如图22所示，是为了保护半导体晶片201的表面(半导体元件)不受下一工序的背面研磨时的应力和污染的影响，而粘贴表面保护胶带2的工序。

工序2的背面研磨工序如图23所示，是将粘贴了表面保护胶带2的半导体晶片201研磨到根据封装的种类的规定的厚度的工序，是通过使固定了半导体晶片201的研磨载置台3和带磨石4的研磨轮5旋转来实施研磨的工序。

工序3的带粘贴工序如图24所示，是作为下一工序的切割的准备，使半导体晶片201与粘贴于晶片环6的切割胶带7贴合的工序。

工序4的表面保护胶带剥离工序如图25所示，是使用剥离带8，将粘贴于半导体晶片201表面的表面保护胶带2剥离的工序。

工序5的切割工序如图26所示，是沿着切割区域(切割线)21用切割刀9在纵向、横向上切断半导体晶片201，单片化为规定的芯片尺寸的工序。

工序6的晶片焊接工序如图27所示，是将单片化后得到的半导体芯片10装载于引线框的工序。具体而言，在留岛11上涂敷焊膏12，将单片化后的半导体芯片10用夹头(collet)13夹起，将其载置于焊膏12上的规定的位置，使其热固化的工序。

工序7的丝焊工序如图28所示，将装载于引线框的半导体芯片10的焊盘14和引线15用焊丝16连接的工序。焊丝连接使用金线、银线、铜线、铝线等。

工序8的树脂模塑工序如图29所示，在设置了引线框的模塑模具17中用柱塞19注入塑料树脂18而形成封装，之后使其热固化的工序。

工序9的外装镀层工序，是在镀层前除去漏到外引线上的模塑树脂溢料，之后为了让用户将其焊接安装到衬底上而对外引线施加焊料的工序。

工序10的标记工序是在封装的表面印刷品种名等必要信息的工序。该标记工序中，使用由热固化墨水等墨水进行印刷的方法、或通过激光照射而在封装表面雕刻的方法等。

工序11的成型工序，是使用模具从引线框分别切离各封装，将外引线加工成规定形状的工序。

工序12的测试工序，是用测试机判定制造出来的封装是电气良品还是不良品的工序。

工序13的外观检查工序，是根据检查基准的内容，实施器件的最终外观状态的确认的工序。外观检查采用通过人进行确认的目视检查和利用检查机进行的测定检查。

工序14的包装工序，是收纳为规定的出厂方式(使用塑料套的套包装、使用塑料盘的盘包装、使用压纹带的袋和卷包装)，进而进行铝层压密封来实施防湿包装，收纳到指定的盒子中并出厂的工序。

以上是制造封装时所需的工序。

接着，根据图30～图32对第四实施方式的半导体器件170的制造方法进行说明。

首先，如图30所示，为了防止半导体晶片201在背面研磨时的污染，粘贴表面保护胶带2，实施至指定研磨厚度的研磨。此时，Si衬底23和GaN类半导体膜24的热膨胀系数或晶格常数不同，所以有可能晶片破裂。可以使用WSS(Wafer Support System：晶片支承系统)来避免这一风险。

接着，如图31所示，将研磨后的半导体晶片201与粘贴于晶片环6的切割胶带7贴合，剥下表面保护胶带2。此时，可以先剥下表面保护胶带2之后，再与切割胶带7贴合。

然后，如图32所示，利用切割刀9，将半导体晶片201沿着切割区域(切割线)21以刀片转速30,000rpm、切割速度5mm/s在纵横方向切断，将半导体器件170单片化。

其中，上述制造方法中，不是用激光切割而是用切割刀9将半导体器件170单片化。另外，与使用成本高且具有碎屑(蒸发物残渣)除去问题的激光切割的情况相比，能够缩短切割时间，能够以低成本制造半导体器件170。

另外，上述制造方法中，如果用1次切割的全切(full cut)方式则刀片的负荷大，表面剥落和层间裂纹的发生率高，所以使用至少采用用了切断GaN类半导体膜的1轴71和切断Si衬底的2轴72的分步切割的2次切割的分步切割方式。由此，能够减轻刀片切割时的刀片的负荷，能够降低表面剥落和层间裂纹的发生率。

像这样，上述半导体器件170，由在切割槽27的底面27a具有切割槽27的上述元件区域20侧的端部高于切割槽27的宽度方向W的中央部的形状变化区域40的半导体晶片201进行单片化而形成，所以能够抑制刀片切割时产生的裂纹、表面剥落和膜剥落的扩散。

另外，即使在不使用激光切割而使用抑制了制造成本的刀片切割的情况下，也如图19所示，切割时产生的层间裂纹和表面剥落的扩散被抑制到离开金属环22大致10μm的区域。因此，能够得到低成本且具有高成品率和可靠性的半导体器件170。

上述第一～第三实施方式中，在切割槽27的底面27a设置有切割槽27的上述元件区域20侧的端部高于切割槽27的宽度方向W的中央部的形状变化区域40，但是并不限定于此。例如也可以如图33所示，在切割槽327的底面327a设置有切割槽327的元件区域20侧的端部低于切割槽327的底面327a的宽度方向的中央的形状变化区域340，也可以如图34所示，在切割槽427的底面427a设置有具有切割槽27的上述元件区域20侧的端部比切割槽27的的宽度方向的中央部高的部分和低的部分的形状变化区域440。

具有图33所示的截面形状的切割槽327，例如通过用RF功率为750W、放电压力为1700mTorr、气体流量为Ar＝800sccm、CF4＝60sccm、CHF3＝60sccm的RIE装置进行干法蚀刻而得到。

具有图34所示的截面形状的切割槽427，例如通过用RF功率为650W、放电压力为1700mTorr、气体流量为Ar＝600sccm、CF4＝100sccm、CHF3＝60sccm的RIE装置进行干法蚀刻而得到。

另外，上述第一～第三实施方式的半导体晶片1、101、201中，使切割槽27的底面27a上的电介质膜25、125、225的膜厚变化而形成形状变化区域40，但并不限定于此。例如，也可以如图35所示，以切割槽527的底面527a上的电介质膜25、125、225的膜厚大致一致，使保护膜526的膜厚变化来形成形状变化区域540。

具有图35所示的截面形状的切割槽527，例如通过用RF功率为650W、放电压力为1700mTorr、气体流量为Ar＝600sccm、CF4＝150sccm、CHF3＝50sccm的RIE装置进行干法蚀刻之后，通过P-CVD在底面527a形成SiN而得到。

(第五实施方式)

本发明的第五实施方式的半导体晶片301如图36所示，在切割槽727的底面727a，在电介质膜325上没有设置形状变化区域，而是形成为电介质膜325的膜厚T2与GaN类半导体膜24的膜厚T1之比为3.3以下，这一点与第一实施方式的半导体晶片1不同。其中，对于与上述第一实施方式相同的结构部标注相同的编号，引用第一实施方式的说明。

第五实施方式的半导体晶片301中，切割槽727的底面727a的电介质膜325的膜厚T2为0.2μm～4μm，切割区域21的宽度W0为90μm，切割槽27的宽度W1为70μm。另外，作为电介质膜425，例如使用由p-CVD制造的膜厚2.0μm以下的SiO₂膜。

半导体晶片301的切割槽727，例如通过用RF功率为650W、放电压力为1700mTorr、气体流量为Ar＝600sccm、CF4＝150sccm、CHF3＝50sccm的RIE装置进行干法蚀刻而得到。

其中，如图37所示，当对切割槽1027的底面1027a上的电介质膜1025的膜厚较厚，电介质膜1025的膜厚与GaN类半导体膜24的膜厚之比大于第五实施方式的半导体晶片301的半导体晶片进行切割时，在GaN类半导体膜24与电介质膜1025的界面附近产生的应力(裂纹)P8朝向箭头A8方向，在Si衬底23与GaN类半导体膜24的界面附近产生的应力(裂纹)P9朝向箭头A9方向。因此，存在这些应力无法很好地释放到半导体晶片的外部的情况。

在此，对改变了切割槽的底部的电介质膜的膜厚(T2)与GaN类半导体膜的膜厚(T1)之比的晶片分别进行切割，对刀片切割时的侧边裂纹(层间裂纹和表面剥落)的产生进行了调查。其中，除了切割槽的底部的电介质膜的膜厚(T2)与GaN类半导体膜的膜厚(T1)之比以外，此处所用的半导体晶片分别具有与半导体晶片1相同的结构。

如图39所示，可知当电介质膜的膜厚(T2)与GaN类半导体膜的膜厚(T1)之比(T2/T1)大于3.3时，从切割槽的侧壁扩散的侧边裂纹的扩散变大。另一方面，可知当电介质膜的膜厚(T2)与GaN类半导体膜的膜厚(T1)之比(T2/T1)为3.3以下时，侧边裂纹的扩散被抑制到-15μm以下，侧边裂纹不到达金属环22。

根据上述结果可知，通过使切割槽的底部的电介质膜的膜厚(T2)与GaN类半导体膜的膜厚(T1)之比(T2/T1)为3.3以下，能够可靠地抑制表面剥落和层间裂纹的扩散，改善成品率，并且能够单片化得到可靠性高的半导体器件70。

即，通过使切割槽727的底面727a上的电介质膜24的膜厚(T2)与GaN类半导体膜325的膜厚(T1)之比(T2/T1)为3.3以下，如图38所示，能够使在GaN类半导体膜24与电介质膜325的界面附近产生的应力(裂纹)P10朝向箭头A10的方向。另外，能够使在切割进一步进行时产生的Si衬底23与GaN类半导体膜24的界面附近产生的应力(裂纹)P11朝向箭头A11的方向。即，能够使在切割时特别是在刀片切割时产生的应力朝向半导体晶片1的外部，所以能够抑制切割时产生的裂纹、表面剥落和膜剥落的扩散，能够改善单片化后得到的半导体器件70的成品率，并且能够提高单片化后得到的半导体器件70的可靠性。

(第六实施方式)

第六实施方式的半导体晶片401如图40所示，在作为第一电介质膜的电介质膜425形成了使GaN类半导体膜24露出的槽部428之后，在该槽部428的表面上层叠作为第二电介质膜的保护膜426，从而形成切割槽827，这一点与第五实施方式的半导体晶片301不同。其中，对于与上述第一实施方式相同的结构部标注相同的编号，引用第一实施方式的说明。

第六实施方式的半导体晶片41中，使切割槽827的底面上的保护膜24的膜厚(T2)与GaN类半导体膜426的膜厚(T1)之比为3.3以下。另外，作为电介质膜425，例如使用通过p-CVD制造的厚2.0μm以下的SiO₂膜，作为保护膜426，使用通过p-CVD制造的膜厚0.9μm以下的SiN膜。

该第六实施方式中，如图41所示，能够使在保护膜426与GaN类半导体膜24的界面附近产生的应力(裂纹)P12在切割槽827的侧壁827b之前，朝向箭头A12的方向。另外，能够使在切割进一步进行时产生的GaN类半导体膜24与Si衬底23的界面附近产生的应力(裂纹)P13朝向箭头A13的方向。即，使因切割而产生的应力朝向半导体晶片401的外部，从而能够使该应力不容易从切割槽827的壁面827b侵入到半导体元件30侧，所以能够可靠地抑制裂纹、表面剥落和膜剥落的扩散，能够改善单片化后得到的半导体器件70的成品率，并且能够提高单片化后得到的半导体器件70的可靠性。

另外，切割槽827仅在电介质膜425的加工中形成，所以能够减小切割槽827的加工深度。由此，能够缩短切割槽827的加工时间，并且能够使切割槽827加工时所用的抗蚀剂膜厚变薄从而降低加工成本。

另外，本第六实施方式中，在形成了贯通电介质膜425且使GaN类半导体膜24露出的槽部428之后，通过在该槽部428的表面上层叠保护膜426而形成切割槽827，但并不限定于此。电介质膜也可以在切割槽的底面上层叠2层以上。即，只要切割槽的底面上的GaN类半导体膜的膜厚(T1)与电介质膜的总膜厚(T2)之比为3.3以下，可以残留电介质膜的一部分以使GaN类半导体膜不露出，也可以在保护膜上层叠第三电介质膜。

(第七实施方式)

第七实施方式的半导体晶片501如图42所示，在切割槽927的底面927a，以设置形状变化区域40的状态，形成为电介质膜25的膜厚T2与GaN类半导体膜24的膜厚T1之比为3.3以下，这一点与第一实施方式的半导体晶片1不同。其中，对于与上述第一实施方式相同的结构部标注相同的编号，引用第一实施方式的说明。

第七实施方式的半导体晶片501中，在形状变化区域40的最高的部分，即切割槽927的底面927a中的最大的电介质膜25的膜厚设为T2。

第七实施方式的半导体晶片501的切割槽27，例如通过用RF功率为750W、放电压力为1700mTorr、气体流量为Ar＝800sccm、CF4＝120sccm的RIE装置进行干法蚀刻而得到。

另外，如图43所示，上述结构的半导体晶片501中，在切割槽927的元件区域20侧的底面927a设置有形状变化区域40，在切割槽927的底面927a，使电介质膜25的膜厚T2与GaN类半导体膜24的膜厚T1之比为3.3以下，并且使切割槽927的上述元件区域20侧的端部高于切割槽927的宽度方向W的中央部。由此，能够使在GaN类半导体膜24与电介质膜225的界面附近产生的应力(裂纹)P14朝向箭头A14的方向。另外，能够使在切割进一步进行时产生的Si衬底23与GaN类半导体膜24的界面附近产生的应力(裂纹)P15朝向箭头A15的方向。即，能够使在切割时特别是在刀片切割时产生的应力朝向半导体晶片501的外部，所以能够抑制切割时产生的裂纹、表面剥落和膜剥落的扩散，能够改善单片化后得到的半导体器件70的成品率，并且能够提高单片化后得到的半导体器件70的可靠性。

在此，对切割槽的底面大致平坦的第五实施方式的半导体晶片301和第七实施方式的半导体晶片501分别进行切割，对刀片切割时的层间裂纹和表面剥落的产生进行了调查。

如图43所示，第五实施方式的半导体晶片301中，在进行刀片切割时，从切断部57扩散的表面剥落C和层间裂纹P停止于切割槽727的壁面727b之前，未到达金属环22。

如图44所示，第七实施方式的半导体晶片501也与第五实施方式的半导体晶片301同样，在进行刀片切割时，从切断部57扩散的表面剥落C和层间裂纹P停止于切割槽927的壁面927b之前，未到达金属环22。特别是就层间裂纹P而言，相比第五实施方式的半导体晶片301停止在比切割槽927的壁面927b靠前的位置。

根据上述结果可知，通过在切割槽的底面的元件区域侧的端部设置形状变化区域，并且使电介质膜的膜厚T2与GaN类半导体膜的膜厚T1之比为3.3以下，能够可靠地抑制表面剥落C和层间裂纹P的扩散，改善成品率，并且能够单片化得到可靠性高的半导体器件70。

其中，形状变化区域40并不限定于在切割槽927的底面927a构成为比切割槽927的宽度方向W的中央部高的情况，也可以构成为比切割槽的宽度方向W的中央部低。

上述第五～第七实施方式的半导体晶片301、401、501，能够用第四实施方式所示的制造方法分别单片化为半导体器件170。

另外，上述第一～第七实施方式中，作为半导体元件30，对欧姆电极到达GaN层的凹处(recess)结构的HFET进行了说明，但并不限定于此。例如，作为半导体元件30，也可以使用不形成凹处，而在无掺杂AlGaN层上形成源极电极和漏极电极的欧姆电极的HFET。

另外，上述半导体元件30并不限定于使用2DEG层35的HFET，也可以为其他结构的场效应晶体管。另外，并不限定于常导通型的HFET，也可以为常截止型的半导体元件。另外，不限定于肖特基电极，也可以为绝缘栅极构造的场效应晶体管。

对本发明和实施方式进行总结如下。

本发明的半导体晶片1、101、201的特征在于，包括：衬底23；层叠在上述衬底23上的GaN类半导体膜24；具有设置在上述GaN类半导体膜24上的半导体元件30和设置在上述GaN类半导体膜24上并且以包围上述半导体元件30的方式配置的金属环22的多个元件区域20；层叠在上述GaN类半导体膜24上的电介质膜25、125、225；和具有在上述电介质膜25、125、225上开口，并且以划分上述元件区域20的方式沿着上述金属环22的外周，不贯通上述电介质膜25、125、225地设置成格子状的切割槽27的切割区域21，在上述切割槽27的底面27a，上述切割槽27的上述元件区域20侧的端部高于或低于上述切割槽27的宽度方向W的中央部。

本发明者，对具有在Si衬底23上生长的GaN类半导体膜24的半导体晶片1、101、201的切割时特别是刀片切割时产生的裂纹、表面剥落、膜剥落的抑制进行了锐意研究，结果发现，通过在电介质膜25、125、225以GaN类半导体膜24不露出的方式设置切割槽27，并且将切割槽27设置成：在底面27a，上述切割槽27的上述元件区域20侧的端部高于或低于上述切割槽27的宽度方向W的中央部，从而能够抑制刀片切割时产生的裂纹、表面剥落、膜剥落的扩散(宽度)。

即，根据上述结构的半导体晶片1、101、201，在切割槽27的底面27a，切割槽27的元件区域20侧的端部高于或低于上述切割槽27的宽度方向W的中央部。由此，能够使切割时产生的应力朝向半导体晶片1、101、201的外部，所以能够可靠地抑制裂纹、表面剥落和膜剥落的扩散，所以能够改善单片化后得到的半导体器件70、170的成品率，并且能够提高单片化后得到的半导体器件70、170的可靠性。

另外，即使不使用成本高且具有碎屑(蒸发物残渣)除去问题的激光切割，也能够得到可靠性高的半导体器件70、170。因此，能够用短的切割时间制造低成本的半导体器件70、170。

一个实施方式的半导体晶片101、201中，上述电介质膜125、225由至少2层以上的多层膜构成。

而且，本发明者发现，通过使覆盖切割槽27的底部27a的电介质膜125、225为多层结构，并令各层的膜厚为一定以下，能够大幅减少切割时特别是刀片切割时产生的裂纹、表面剥落和膜剥落的扩散。

即，根据上述实施方式，如果使电介质膜125、225多层化，由于电介质膜125、225整体的膜厚相同，所以与电介质膜125、225由单层形成的情况相比，各层的膜厚变小。因此，能够使因切割而产生的应力在比切割槽27的壁面27b靠前的位置朝向半导体晶片101、201的外部。其结果是，能够可靠地抑制切割时产生的裂纹、表面剥落和膜剥落的扩散，从而能够改善单片化后得到的半导体器件70、170的成品率，并且能够提高单片化后得到的半导体器件70、170的可靠性。

另外，本发明的半导体器件70、170是由上述半导体晶片1、101、201单片化而得的，其特征在于：以上述切割区域21中的上述切割槽27的至少一部分残留于上述半导体器件70、170的方式被切割出。

根据上述结构的半导体器件70、170，由于从以切割槽27的元件区域20侧的底面27a的形状变化的方式构成的半导体晶片1、101、201进行单片化而得到，所以能够抑制切割时产生的裂纹表面剥落和膜剥落的扩散。

另外，即使不使用成本高且具有碎屑(蒸发物残渣)除去问题的激光切割，也能够得到可靠性高的半导体器件170。因此，能够用短的切割时间制造低成本的半导体器件170。

另外，本发明的半导体器件70、170的制造方法的特征在于，包括：使GaN类半导体膜24在衬底23上生长的工序；在上述GaN类半导体膜24上形成具有多个半导体元件30和以包围该半导体元件30的方式配置的金属环22的元件区域20，并且层叠电介质膜25、125、225的工序；形成具有以划分上述元件区域20的方式设置成格子状的切割槽27的切割区域21的工序；和对上述切割槽27进行切割，切割出包括上述半导体元件30和上述切割槽27的至少一部分的半导体器件70、170的工序，上述切割槽27形成为，在上述切割槽27的底面27a，上述GaN类半导体膜24不露出，并且切割槽27的上述元件区域20侧的端部高于或低于上述切割槽27的宽度方向W的中央部。

根据上述结构的半导体器件70、170的制造方法，切割槽27形成为，在底面27a，GaN类半导体膜24不露出，并且切割槽27的上述元件区域20侧的端部高于或低于切割槽27的宽度方向W的中央部，所以能够使因切割而产生的应力朝向半导体晶片201的外部。

另外，即使在不使用高成本的激光切割而使用抑制了制造成本的刀片切割的情况下，也能够抑制切割时产生的层间裂纹和表面剥落的扩散。因此，能够提供低成本且成品率和可靠性高的半导体器件70、170。

而且，即使施加高电压，GaN类半导体膜24也不会从切割槽27的底面的表面露出。因此，在以晶片状态进行半导体元件30的测试的情况下，能够不破坏半导体元件30地以晶片状态施加高电压来实施耐压试验等。

一个实施方式的半导体器件的制造方法中，通过使用切割刀的刀片切割，将上述半导体器件70、170单片化。

根据上述实施方式，由于使用刀片切割，所以与使用成本高且具有碎屑(蒸发物残渣)除去问题的激光切割的情况相比，能够缩短切割时间，能够提供低成本的半导体器件70、170。

一个实施方式的半导体器件的制造方法中，上述刀片切割通过切断上述GaN类半导体膜24的1轴和切断上述衬底23的2轴的分步切割来进行。

根据上述实施方式，能够减轻刀片切割时的切割刀的负荷，减轻相关的裂纹和表面剥落的产生。

另外，本发明的半导体晶片301、401、501的特征在于，包括：衬底23；层叠在上述衬底23上的GaN类半导体膜24；具有设置在上述GaN类半导体膜24上的半导体元件30和设置在上述GaN类半导体膜24上并且以包围上述半导体元件30的方式配置的金属环22的多个元件区域20；层叠在上述GaN类半导体膜24上的至少1层的电介质膜25、26、325、425、426；和具有在上述电介质膜25、26、325、425、426上开口，并且以划分上述元件区域20的方式沿着上述金属环22的外周，不使上述GaN类半导体膜24露出地设置成格子状的切割槽727、827、927的切割区域21，在上述切割槽727、827、927的底面727a、827a、927a，上述电介质膜25、26、325、425、426的总膜厚与上述GaN类半导体膜24的膜厚之比为3.3以下。

本发明者，对具有在Si衬底23上生长的GaN类半导体膜24的半导体晶片301、401、501的切割时特别是刀片切割时产生的裂纹、表面剥落、膜剥落的抑制进行了锐意研究，结果发现，通过在电介质膜25、26、325、425、426以GaN类半导体膜24不露出的方式设置切割槽727、827、927，并且在该切割槽727、827、927的底面727a、827a、927a，使上述电介质膜25、26、325、425、426的总膜厚与上述GaN类半导体膜的膜厚之比为3.3以下，从而能够抑制刀片切割时产生的裂纹、表面剥落膜剥落的扩散(宽度)。

即，根据上述结构的半导体晶片301、401、501，在切割槽727、827、927的底面727a、827a、927a，上述电介质膜25、26、325、425、426的总膜厚与上述GaN类半导体膜24的膜厚之比为3.3以下。由此，能够使切割时产生的应力朝向半导体晶片301、401、501的外部，所以能够可靠地抑制裂纹、表面剥落和膜剥落的扩散，能够改善单片化后得到的半导体器件70、170的成品率，并且能够提高单片化后得到的半导体器件70、170的可靠性。

另外，即使不使用成本高且具有碎屑(蒸发物残渣)除去问题的激光切割，也能够得到可靠性高的半导体器件70。因此，能够用短的切割时间制造低成本的半导体器件70。

一个实施方式的半导体晶片401中，上述电介质膜425、426至少包含层叠在上述GaN类半导体膜24上的第一、第二电介质膜425、426，上述切割槽827通过在形成贯通上述第一电介质膜425且使上述GaN类半导体膜24露出的槽部428之后，至少使上述第二电介质膜426层叠在该槽部428的表面上而形成

而且，本发明者发现，通过在形成贯通第一电介质膜425且使GaN类半导体膜24露出的槽部428之后，在该槽部428的表面上至少层叠第二电介质膜426来形成切割槽827，能够大幅减少切割时特别是刀片切割时产生的裂纹、表面剥落和膜剥落的扩散。

即，根据上述实施方式，能够使因切割而产生的应力在比切割槽827的壁面827b靠前的位置朝向半导体晶片401的外部。其结果是，能够可靠地抑制切割时产生的裂纹、表面剥落和膜剥落的扩散，从而能够改善单片化后得到的半导体器件70、170的成品率，并且能够提高单片化后得到的半导体器件70、170的可靠性。

一个实施方式的半导体晶片501中，上述切割槽927的底面927a的宽度方向的上述元件区域20侧的端部高于或低于上述切割槽927的宽度方向的中央部。

根据本实施方式的半导体晶片501，在切割槽927的底面927a，上述电介质膜25、26的总膜厚与GaN类半导体膜24的膜厚之比为3.3以下，并且切割槽927的上述元件区域20侧的端部高于或低于切割槽927的宽度方向W的中央部。由此，能够使切割时产生的应力朝向半导体晶片501的外部，所以能够可靠地抑制裂纹、表面剥落和膜剥落的扩散，能够改善单片化后得到的半导体器件70、170的成品率，并且能够提高单片化后得到的半导体器件70、170的可靠性。

另外，本发明的半导体器件70、170是由上述半导体晶片301、401、501单片化而得的半导体器件，其特征在于：以上述切割区域21中的上述切割槽727、827、927的至少一部分残留于上述半导体器件70、170的方式被切割出。

根据上述结构的半导体器件70、170，由于从以上述电介质膜25、26、325、425、426的总膜厚与上述GaN类半导体膜24的膜厚之比为3.3以下的方式构成的半导体晶片301、401、501进行单片化而得到，所以能够抑制切割时产生的裂纹表面剥落和膜剥落的扩散。

另外，本发明的半导体器件70、170的制造方法的特征在于，包括：使GaN类半导体膜24在衬底23上生长的工序；在上述GaN类半导体膜24上形成具有多个半导体元件30和以包围该半导体元件30的方式配置的金属环22的元件区域20，并且层叠至少1层的电介质膜25、26、325、425、426的工序；形成具有以划分上述元件区域20的方式设置成格子状的切割槽727、827、927的切割区域21的工序；和对上述切割槽727、827、927进行切割，切割出包括上述半导体元件30和上述切割槽727、827、927的至少一部分的半导体器件70、170的工序，上述切割槽727、827、927形成为，在上述切割槽727、827、927的底面727a、827a、927a，上述GaN类半导体膜24不露出，并且上述电介质膜25、26、325、425、426的总膜厚与上述GaN类半导体膜24的膜厚之比为3.3以下。

根据上述结构的半导体器件70、170的制造方法，切割槽727、827、927形成为，GaN类半导体膜24不从底面727a、827a、927a露出，并且电介质膜25、26、325、425、426的总膜厚与GaN类半导体膜24的膜厚之比为3.3以下，所以能够使因切割而产生的应力朝向半导体晶片301、401、501的外部。

另外，即使在不使用高成本的激光切割而使用抑制了制造成本的刀片切割的情况下，也能够抑制切割时产生的层间裂纹和表面剥落的扩散。因此，能够提供低成本且成品率和可靠性高的半导体器件70、170。

而且，即使施加高电压，GaN类半导体膜24也不会从切割槽727、827、927的底面727a、827a、927a的表面露出。因此，在以晶片状态进行半导体元件30的测试的情况下，能够不破坏半导体元件30地以晶片状态施加高电压来实施耐压试验等。

上述第一～第七实施方式和变形例中叙述的构成要素可以适当组合，也可以适当选择、置换、或删除。

附图标记说明

1、101、201、301、401、501 半导体晶片

14 焊盘

20 元件区域

21 切割区域

22 金属环

23 衬底

24 GaN类半导体膜

25、125、225、325、425 电介质膜

26、126、426、526 保护膜

27、727、827、927 切割槽

27a、327a、427a、527a、727a、827a、927a 底面

27b 壁面

30 半导体元件

31 源极电极

32 漏极电极

33 栅极电极

34 通孔

35 2DEG层

36 元件分离槽

40、340、440、540 形状变化区域

70、170 半导体器件

428 槽部。