一种SiC芯片光刻标记形成方法与流程

本发明属于半导体器件领域，具体而言，涉及一种sic芯片光刻标记形成方法。

背景技术：

sic材料禁带宽度大、击穿电场高、饱和漂移速度和热导率大，这些材料优越性能使其成为制作高功率、高频、耐高温、抗辐射器件的理想材料。目前采用sic材料已经制成了sbd，mosfet，igbt等多种功率半导体器件。其中在sicmosfet中，多晶硅作为离子注入掩膜层被广泛使用。然而，由于多晶硅在生长淀积时各向同性的性质，随着多晶硅层厚度的增加，会沿各个方向逐渐填充sic外延层上刻蚀的标记凹槽，使得标记形貌严重变形，并且粗糙的多晶硅颗粒覆盖在sic外延层上刻蚀的标记凹槽上，使得标记模糊不清，影响标记的信号识别，从而降低了sic上多晶硅工艺层间的光刻套刻精度。因此，为了提高sic上多晶硅层间的光刻套刻精度，需要消除多晶硅对标记的影响。

技术实现要素：

为解决上述问题，本发明提供了一种sic芯片光刻标记形成方法，消除了一定厚度的多晶硅层使标记模糊不清的影响，提高了sic上多晶硅层间光刻的套刻精度。

为实现上述目的，本发明的技术方案如下：

一种sic芯片光刻标记形成方法，包括以下步骤：

s1：在sic外延层上生长多晶硅层；

s2：在多晶硅层上涂覆光刻胶，单次光刻形成sic芯片的第一层图形和标记图形；

s3：用光刻胶为掩膜刻蚀多晶硅层，去除光刻胶后，全片进行离子注入；

s4：在多晶硅层上涂覆光刻胶，将sic芯片的第一层图形区域用光刻胶覆盖，暴露出标记图形区域；

s5：用多晶硅层为掩膜刻蚀标记图形区域的sic外延层；

s6：去除表面所有的光刻胶；

s7：sic芯片的第二层图形按照sic外延层上刻蚀的标记图形进行套刻。

本技术方案中，进一步地，步骤s1中，多晶硅层厚度大于0.5um。

进一步地，步骤s2中，光刻胶厚度大于多晶硅层厚度。

进一步地，步骤s2中，sic芯片的第一层图形与标记图形在同一光刻版内，其中标记图形的最小尺寸为4um×4um。

进一步地，步骤s4中，光刻胶厚度为多晶硅层厚度的两倍或者两倍以上。

有益效果

本技术方案中，采用多晶硅作为sic圆片离子注入掩膜，在进行套刻过程中，sic外延层上刻蚀的标记与sic芯片的第一层图形没有套刻偏差，并且sic外延层上刻蚀的标记与sic芯片的第二层图形的套刻精度也不受多晶硅层的影响。本发明的sic芯片光刻标记形成方法，既使得sic芯片的第一层图形与标记没有套刻偏差，又使得刻蚀sic外延层上留下的标记上没有多晶硅层，消除了一定厚度的多晶硅层使标记模糊不清的影响，提高了sic上多晶硅层间光刻的套刻精度。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是本发明的具体实施方式中在sic外延层上生长一定厚度多晶硅层后得到的结构的示意图；

图2是本发明的具体实施方式中在多晶硅层上涂覆光刻胶，单次光刻形成sic芯片的第一层图形和标记图形后得到的结构的示意图；

图3是本发明的具体实施方式中在刻蚀多晶硅层，去除光刻胶后形成离子注入掩膜的结构的示意图；

图4是本发明的具体实施方式中在sic芯片的第一层图形区域用光刻胶保护住，暴露出标记图形区域后得到的结构的示意图；

图5是本发明的具体实施方式中以多晶硅层为掩膜刻蚀标记图形区域的sic外延层后得到的结构的示意图；

图6是本发明的具体实施方式中去除表面所有光刻胶后得到的结构的示意图。

附图中：

1、sic外延层2、多晶硅层3、第一光刻胶层4、第一层图形

5、标记图形6、第二光刻胶层

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

实施例1

一种sic芯片光刻标记形成方法，包括以下步骤：

s1：在sic外延层1上生长多晶硅层2，如附图1所示；

s2：在多晶硅层2上涂覆光刻胶，形成第一光刻胶层3，单次光刻形成sic芯片的第一层图形4和标记图形5，如附图2所示；

s3：用光刻胶为掩膜刻蚀多晶硅层2，去除第一光刻胶层3后，全片进行离子注入，如附图3所示；

s4：在多晶硅层2上涂覆光刻胶，形成第二光刻胶层6，将sic芯片的第一层图,4区域用光刻胶覆盖，暴露出标记图形5区域，如附图4所示；

s5：用多晶硅层2为掩膜刻蚀标记图形5区域的sic外延层1，如附图5所示；

s6：去除表面所有的光刻胶，如附图6所示；

s7：sic芯片的第二层图形按照sic外延层1上刻蚀的标记图形5进行套刻。

步骤s1中，多晶硅层2厚度大于0.5um。如多晶硅层2的厚度很薄，那么多晶硅对采用零层光刻在sic外延层上形成标记的影响就不大。本发明主要用来提高有一定厚度多晶硅下工艺层间的光刻套准精度，多晶硅层的厚度一般在0.5um以上。本实施例中，多晶硅层2厚度为0.8um。

步骤s2中，第一光刻胶层3的厚度大于多晶硅层2的厚度。光刻胶的厚度主要是由多晶硅的厚度，以及刻蚀多晶硅和光刻胶的选择比来共同决定的。在合适的刻蚀条件下，多晶硅刻蚀速率在0.31um/分钟，光刻胶刻蚀速率在0.21um/分钟，第一光刻胶层3与多晶硅层2的刻蚀选择比在1.5左右。又考虑到刻蚀后光刻胶厚度要有余量以保持胶型，光刻胶厚度与多晶硅层厚度之比应大于1。本实施例中，第一光刻胶层3的厚度为1.2um。

步骤s2中，sic芯片的第一层图形4与标记图形5在同一光刻版内，其中标记图形是尼康光刻机的标记，最小尺寸是lsa标记的方孔，大小为4um×4um。sic芯片的划片槽宽度应不小于80um，如此可将标记图形放于芯片划片槽内。本实施例中，标记图形的尺寸为为4um×4um。

步骤s4中，第二光刻胶层6的厚度为多晶硅层3的厚度的两倍或者两倍以上。光刻胶厚度与多晶硅层厚度之比不小于2。因为多晶硅层经过上一步的刻蚀，已经形成较深的台阶。考虑到光刻胶的覆盖性和保护性，以及刻蚀多晶硅和光刻胶的选择比，光刻胶厚度与多晶硅层厚度之比应不小于2。本实施例中，第二光刻胶层6的厚度为1.6um。

步骤s7中，套刻的方法为现有技术，在实施例中不做详细介绍，sic外延层上刻蚀形成的标记不会受到后续工艺中的多晶硅刻蚀或腐蚀的影响。sic芯片的第二层图形以及后续图形都可以按照此标记进行套刻。

实施例2

一种sic芯片光刻标记形成方法，包括以下步骤：

s1：在sic外延层1上生长多晶硅层2，如附图1所示；

s2：在多晶硅层2上涂覆光刻胶，形成第一光刻胶层3，单次光刻形成sic芯片的第一层图形4和标记图形5，如附图2所示；

s3：用光刻胶为掩膜刻蚀多晶硅层2，去除第一光刻胶层3后，全片进行离子注入，如附图3所示；

s4：在多晶硅层2上涂覆光刻胶，形成第二光刻胶层6，将sic芯片的第一层图,4区域用光刻胶覆盖，暴露出标记图形5区域，如附图4所示；

s5：用多晶硅层2为掩膜刻蚀标记图形5区域的sic外延层1，如附图5所示；

s6：去除表面所有的光刻胶，如附图6所示；

s7：sic芯片的第二层图形按照sic外延层1上刻蚀的标记图形5进行套刻。

步骤s1中，多晶硅层2厚度大于0.5um。如多晶硅层2的厚度很薄，那么多晶硅对采用零层光刻在sic外延层上形成标记的影响就不大。本发明主要用来提高有一定厚度多晶硅下工艺层间的光刻套准精度，多晶硅层的厚度一般在0.5um以上。本实施例中，多晶硅层2厚度为1um。

步骤s2中，第一光刻胶层3的厚度大于多晶硅层2的厚度。光刻胶的厚度主要是由多晶硅的厚度，以及刻蚀多晶硅和光刻胶的选择比来共同决定的。在合适的刻蚀条件下，多晶硅刻蚀速率在0.31um/分钟，光刻胶刻蚀速率在0.21um/分钟，第一光刻胶层3与多晶硅层2的刻蚀选择比在1.5左右。又考虑到刻蚀后光刻胶厚度要有余量以保持胶型，光刻胶厚度与多晶硅层厚度之比应大于1。本实施例中，第一光刻胶层3的厚度为1.5um。

步骤s2中，sic芯片的第一层图形4与标记图形5在同一光刻版内，其中标记图形是尼康光刻机的标记，最小尺寸是lsa标记的方孔，大小为4um×4um。sic芯片的划片槽宽度应不小于80um，如此可将标记图形放于芯片划片槽内。本实施例中，标记图形的尺寸为为4.5um×4.5um。

步骤s4中，第二光刻胶层6的厚度为多晶硅层3的厚度的两倍或者两倍以上。光刻胶厚度与多晶硅层厚度之比不小于2。因为多晶硅层经过上一步的刻蚀，已经形成较深的台阶。考虑到光刻胶的覆盖性和保护性，以及刻蚀多晶硅和光刻胶的选择比，光刻胶厚度与多晶硅层厚度之比应不小于2。本实施例中，第二光刻胶层6的厚度为2um。

步骤s7中，套刻的方法为现有技术，在实施例中不做详细介绍，sic外延层上刻蚀形成的标记不会受到后续工艺中的多晶硅刻蚀或腐蚀的影响。sic芯片的第二层图形以及后续图形都可以按照此标记进行套刻。

实施例3

一种sic芯片光刻标记形成方法，包括以下步骤：

s1：在sic外延层1上生长多晶硅层2，如附图1所示；

s2：在多晶硅层2上涂覆光刻胶，形成第一光刻胶层3，单次光刻形成sic芯片的第一层图形4和标记图形5，如附图2所示；

s3：用光刻胶为掩膜刻蚀多晶硅层2，去除第一光刻胶层3后，全片进行离子注入，如附图3所示；

s4：在多晶硅层2上涂覆光刻胶，形成第二光刻胶层6，将sic芯片的第一层图,4区域用光刻胶覆盖，暴露出标记图形5区域，如附图4所示；

s5：用多晶硅层2为掩膜刻蚀标记图形5区域的sic外延层1，如附图5所示；

s6：去除表面所有的光刻胶，如附图6所示；

s7：sic芯片的第二层图形按照sic外延层1上刻蚀的标记图形5进行套刻。

步骤s1中，多晶硅层2厚度大于0.5um。如多晶硅层2的厚度很薄，那么多晶硅对采用零层光刻在sic外延层上形成标记的影响就不大。本发明主要用来提高有一定厚度多晶硅下工艺层间的光刻套准精度，多晶硅层的厚度一般在0.5um以上。本实施例中，多晶硅层2厚度为1.2um。

步骤s2中，第一光刻胶层3的厚度大于多晶硅层2的厚度。光刻胶的厚度主要是由多晶硅的厚度，以及刻蚀多晶硅和光刻胶的选择比来共同决定的。在合适的刻蚀条件下，多晶硅刻蚀速率在0.31um/分钟，光刻胶刻蚀速率在0.21um/分钟，第一光刻胶层3与多晶硅层2的刻蚀选择比在1.5左右。又考虑到刻蚀后光刻胶厚度要有余量以保持胶型，光刻胶厚度与多晶硅层厚度之比应大于1。本实施例中，第一光刻胶层3的厚度为1.8um。

步骤s2中，sic芯片的第一层图形4与标记图形5在同一光刻版内，其中标记图形是尼康光刻机的标记，最小尺寸是lsa标记的方孔，大小为4um×4um。sic芯片的划片槽宽度应不小于80um，如此可将标记图形放于芯片划片槽内。本实施例中，标记图形的尺寸为为5um×5um。

步骤s4中，第二光刻胶层6的厚度为多晶硅层3的厚度的两倍或者两倍以上。光刻胶厚度与多晶硅层厚度之比不小于2。因为多晶硅层经过上一步的刻蚀，已经形成较深的台阶。考虑到光刻胶的覆盖性和保护性，以及刻蚀多晶硅和光刻胶的选择比，光刻胶厚度与多晶硅层厚度之比应不小于2。本实施例中，第二光刻胶层6的厚度为2.4um。

步骤s7中，套刻的方法为现有技术，在实施例中不做详细介绍，sic外延层上刻蚀形成的标记不会受到后续工艺中的多晶硅刻蚀或腐蚀的影响。sic芯片的第二层图形以及后续图形都可以按照此标记进行套刻。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。