一种阵列基板及其修复方法、显示装置与流程

本申请涉及显示技术领域，特别是涉及一种阵列基板及其修复方法、显示装置。

背景技术：

随着信息设备的高速发展，人们对显示设备需求不断增加的同时也越来越注重品质，对显示高清度要求也越来越苛刻，如何有效提升显示屏良率已成为一个重要议题。

目前，针对显示面板的亮点缺陷问题，一般采用镭射的方式对像素进行暗点化修补处理，但是这种方式的修补失败率较高，且在大面积孔异常时，多次暗点化会导致面板报废，降低产品良率。

技术实现要素：

本申请提供一种阵列基板及其修复方法、显示装置，能够消除像素结构区的亮点缺陷，提高产品良率和成像质量。

为解决上述技术问题，本申请采用的另一种技术方案是：提供一种一种阵列基板，所述阵列基板包括多个阵列排布的像素结构区，每个所述像素结构区形成有像素结构，所述像素结构区包括相邻的薄膜晶体管区及像素区，所述像素结构包括依次层叠设置的公共电极层、薄膜晶体管、钝化层及像素电极层；其中，所述公共电极层包括本体部及延伸部，所述本体部形成于所述薄膜晶体管区，所述延伸部形成于所述像素区且与所述本体部隔断设置，所述薄膜晶体管形成于所述薄膜晶体管区，所述钝化层设有过孔，所述像素电极层形成于所述像素区并通过所述过孔与所述薄膜晶体管的漏极连接，所述像素电极层在与所述本体部和所述延伸部的隔断位置相应的位置形成有去除部，以使得所述像素电极层在所述相应的位置呈镂空设置。

在一具体实施方式中，所述阵列基板包括衬底基板、形成于所述衬底基板上的多条数据线及与所述多条数据线交叉排布的多条扫描线，所述多条数据线与所述多条扫描线定义形成所述多个像素结构区。

在一具体实施方式中，所述薄膜晶体管的源极与所述数据线连接，所述薄膜晶体管的栅极与所述扫描线连接。

在一具体实施方式中，所述像素结构还包括缓冲层，所述缓冲层形成于所述衬底基板上且覆盖所述公共电极层，所述薄膜晶体管形成于所述缓冲层上。

在一具体实施方式中，所述延伸部的数量为多个，所述多个延伸部与所述本体部隔断设置。

为解决上述技术问题，本申请采用的另一种技术方案是：提供一种阵列基板的修复方法，所述修复方法包括：提供一阵列基板，所述阵列基板包括多个阵列排布的像素结构区，每个所述像素结构区形成有像素结构，所述像素结构区包括相邻的薄膜晶体管区及像素区，所述像素结构包括依次层叠设置的公共电极层、薄膜晶体管、钝化层及像素电极层，所述公共电极层包括一体设置的本体部及延伸部，所述本体部形成于所述薄膜晶体管区，所述延伸部形成于所述像素区，所述薄膜晶体管形成于所述薄膜晶体管区，所述钝化层包括过孔位置，所述像素电极层形成于所述像素区；检测所述过孔位置是否发生异常；若所述过孔位置发生异常，则切断所述本体部及所述延伸部，以使得所述本体部与所述延伸部呈隔断设置；去除所述像素电极层与所述本体部和所述延伸部的隔断位置相应的位置，以使得所述像素电极层在所述相应的位置呈镂空设置。

在一具体实施方式中，所述检测所述过孔位置是否发生异常的步骤包括：获取所述像素结构区的电压值；判断所述电压值是否在预设电压范围内，以确定在所述过孔位置是否形成尺寸大于或等于阈值的过孔；若是，则检测所述过孔是否存在黑点。

在一具体实施方式中，所述切断所述本体部及所述延伸部，以使得所述本体部与所述延伸部呈隔断设置的步骤之前还包括：若所述电压值不在预设电压范围内，则在所述过孔位置形成大于或等于所述阈值的过孔，并填充所述过孔，以使得所述像素电极层通过所述过孔与所述薄膜晶体管的漏极连接。

在一具体实施方式中，所述预设电压范围为10v-20v。

为解决上述技术问题，本申请采用的又一种技术方案是：提供一种显示装置，所述显示装置包括上述的阵列基板。

本申请的有益效果是：区别于现有技术的情况，本申请提供的阵列基板包括多个阵列排布的像素结构区，每个像素结构区形成有像素结构，像素结构区包括相邻的薄膜晶体管区及像素区，像素结构包括依次层叠设置的公共电极层、薄膜晶体管、钝化层及像素电极层；其中，公共电极层包括本体部及延伸部，本体部形成于薄膜晶体管区，延伸部形成于像素区且与本体部隔断设置，薄膜晶体管形成于薄膜晶体管区，钝化层设有过孔，像素电极层形成于像素区并通过过孔与薄膜晶体管的漏极连接，像素电极层在与本体部和延伸部的隔断位置相应的位置形成有去除部，以使得像素电极层在相应的位置呈镂空设置，从而在过孔异常导致像素结构区出现亮点缺陷时，能够消除像素结构区的亮点缺陷，提高产品良率和成像质量。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：

图1为本申请提供的阵列基板的平面结构示意图；

图2是图1中像素结构区的截面示意图；

图3是图2中公共电极层的平面结构示意图；

图4是图2中像素电极层的平面结构示意图；

图5是本申请提供的阵列基板的修复方法实施例的流程示意图；

图6是图5中步骤s220一实施方式的具体流程示意图；

图7是本申请提供的阵列基板的修复方法实施例的流程示意图；

图8是本申请提供的显示装置实施例的结构示意图。

具体实施方式

下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

请共同参阅图1及图2，图1为本申请提供的阵列基板10的平面结构示意图，图2是图1中像素结构区的截面示意图，其中，本实施例中的阵列基板10包括多个阵列排布的像素结构区110。

具体的，阵列基板10包括衬底基板11、形成于衬底基板11上的多条数据线g及与多条数据线g交叉排布的多条扫描线d，多条数据线g与多条扫描线g定义形成多个像素结构区110，在本实施例中，多条数据线g在竖向上阵列排布，多条扫描线d在横向上阵列排布。

其中，每个像素结构区110形成有像素结构，每个像素结构区110包括相邻的薄膜晶体管区110a及像素区110b，像素结构包括依次层叠设置的公共电极层12、薄膜晶体管13、钝化层14及像素电极层15。

共同参阅图2及图3，图3是图2中公共电极层12的平面结构示意图，其中，公共电极层12形成于衬底基板11上且包括本体部121及延伸部122，本体部121形成于薄膜晶体管区110a，延伸部122形成于像素区110b且与本体部122隔断设置，在具体实施的过程中，公共电极层12先形成一体设置的本体部121及延伸部122，然后可通过激光切割的方式将本体部121与延伸部122隔断。

可选的，延伸部122的数量为多个，多个延伸部122分别与本体部121隔断设置。

进一步的，薄膜晶体管13形成于公共电极层12上且位于薄膜晶体管区110a，可以理解的，薄膜晶体管13包括源极131、漏极132及栅极133。

其中，薄膜晶体管13的源极131与数据线g连接，薄膜晶体管13的栅极133与扫描线d连接。

进一步的，钝化层14覆盖薄膜晶体管13且设有过孔(图中未标示)，像素电极层15形成于钝化层14上且位于像素区110b，像素电极层15通过过孔与薄膜晶体管13的漏极132连接。

共同参阅图2、图3及图4，图4是图2中像素电极层15的平面结构示意图，其中像素电极层15中与本体部121和延伸部122的隔断位置相应的位置形成有去除部151，以使得像素电极层15在相应的位置呈镂空设置。

具体的，可通过激光切除的方法将像素电极层15中与本体部121和延伸部122的隔断位置相应的位置切除，以形成去除部151，其中，像素电极层15中与本体部121和延伸部122的隔断位置相应的位置为像素电极层15与本体部121和延伸部122的隔断位置在衬底基板11上的投影重合的位置。

进一步的，本实施例中的像素结构还包括缓冲层16，缓冲层16形成于衬底基板11上且覆盖公共电极层12，上述的薄膜晶体管形成于缓冲层16上。

请参阅图5，图5是本申请提供的阵列基板的修复方法实施例的流程示意图，本实施例中的修复方法包括：

s210：提供一阵列基板；

请进一步参阅图2，该阵列基板10包括多个阵列排布的像素结构区110，每个像素结构区110形成有像素结构，像素结构区110包括向的薄膜晶体管区110a及像素区110b，像素结构包括依次层叠设置的公共电极层12、薄膜晶体管13、钝化层14及像素电极层15。

其中，公共电极层12包括一体设置的本体部121及延伸部122，本体部121形成于薄膜晶体管区110a，延伸部122形成于像素区110b，薄膜晶体管13形成于薄膜晶体管区110a，钝化层14包括过孔位置，像素电极层15形成于像素区110b。

可以理解的，上述过孔位置表示在钝化层14的该位置可以形成过孔，以使得像素电极层15可通过该过孔与薄膜晶体管13的漏极132连接。

s220：检测过孔位置是否发生异常；

具体的，检测过孔位置是否发生异常，若发生异常，则执行步骤s230，否则，结束或执行其他步骤。

请共同参阅图2及图6，图6是图5中步骤s220一实施方式的具体流程示意图，在该一实施方式中，步骤s220包括：

s2201：获取像素结构区的电压值；

具体的，可通过电性检测设备获取像素结构区110的电压值。

s2202：判断电压值是否在预设电压范围内，以确定在过孔位置是否形成尺寸大于或等于阈值的过孔；

具体的，判断电压值是否在预设电压范围内，若电压值不在预设电压范围内，说明在过孔位置没有形成过孔，导致像素电极层15没有与漏极132连接，或在过孔位置形成了过孔，但是该过孔的尺寸小于阈值，导致像素电极层15虽然与漏极132连接，但是由于过孔尺寸较小而导致电压值不在正常范围内，进而说明过孔位置发生异常；若电压值在预设电压范围内，说明在过孔位置已经形成尺寸大于或等于阈值的过孔，从而使得像素电极层15与薄膜晶体管13的漏极132正常连接，漏极电压能够正常导通至像素电极层15，则执行步骤s2203。

可选的，上述的预设电压范围为10v-20v。

s2203：检测过孔是否存在黑点。

具体的，当步骤s2202中判断电压值在预设电压范围内，以确定在过孔位置已经形成尺寸大于或等于阈值的过孔时，检测过孔是否存在黑点，检测方法可通过人工检测，通过人工判断过孔是否存在黑点，若存在黑点，则说明在过孔位置发生异常，若没有黑点，则说明过孔位置没有发生异常。

s230：切断本体部及延伸部，以使得本体部与延伸部呈隔断设置；

请进一步参阅图3，可通过激光切割的方式切断本体部121与延伸部122，在具体实施的过程中，切断位置可在本体部121与延伸部122的连接位置处。

s240：去除像素电极层与本体部和延伸部的隔断位置相应的位置，以使得像素电极层在相应的位置呈镂空设置。

请进一步参阅图4，可通过激光切除的方法将像素电极层15中与本体部121和延伸部122的隔断位置相应的位置切除，以形成去除部151，进而使得像素电极层15在相应的位置呈镂空设置。

请参阅图7，图7是本申请提供的阵列基板的修复方法实施例的流程示意图，本实施例中的步骤s310、s320、s340及s350分别与上述第一实施例中的步骤s210、s220、s230及s240基本相同，在此不再赘述，本实施例中的修复方法还包括：

s330：在过孔位置形成大于或等于阈值的过孔，并填充过孔，以使得像素电极层通过过孔与薄膜晶体管的漏极连接。

具体的，在步骤s320检测过孔位置是否发生异常时，如上述第一实施例中所描述，当判断电压值是否在预设电压范围内，以确定在过孔位置是否形成尺寸大于或等于阈值的过孔时，若电压值不在预设范围内，说明过孔位置没有形成过孔或者形成的过孔过小，则在过孔位置开设过孔或者扩大过孔以形成大于或等于阈值的过孔，进而填充过孔，以使得像素电极层15通过过孔与薄膜晶体管13的漏极132连接。

进一步的，当本实施例中的修复方法在步骤s350完成之后，可进一步通过电性检测设备检测像素结构区110的电压值来确定是否修复成功，若电压值在预设电压范围内，则表示修复成功，否则说明修复失败，需要重新修复。

请参阅图8，图8是本申请提供的显示装置40实施例的结构示意图，本实施例中的显示装置40包括上述实施例中的阵列基板10。

本实施例提供的阵列基板包括多个阵列排布的像素结构区，每个像素结构区形成有像素结构，像素结构区包括相邻的薄膜晶体管区及像素区，像素结构包括依次层叠设置的公共电极层、薄膜晶体管、钝化层及像素电极层；其中，公共电极层包括本体部及延伸部，本体部形成于薄膜晶体管区，延伸部形成于像素区且与本体部隔断设置，薄膜晶体管形成于薄膜晶体管区，钝化层设有过孔，像素电极层形成于像素区并通过过孔与薄膜晶体管的漏极连接，像素电极层在与本体部和延伸部的隔断位置相应的位置形成有去除部，以使得像素电极层在相应的位置呈镂空设置，从而在过孔异常导致像素结构区出现亮点缺陷时，能够消除像素结构区的亮点缺陷，提高产品良率和成像质量。

以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。