P型半导体器件及其制造方法与流程

本发明涉及半导体集成电路制造领域，特别涉及一种p型半导体器件。本发明还涉及p型半导体器件的制造方法。

背景技术：

随着半导体技术的发展，高工艺节点的半导体器件的栅极结构中通常采用金属栅(mg)，而栅介质层则通常采用高介电常数层(hk)，hk和mg叠加形成hkmg结构。

随着半导体器件的尺寸的进一步缩小，半导体器件会采用鳍式晶体管结构，所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底刻蚀而成。所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。而源区和漏区则形成在栅极结构两侧的所述鳍体中。

hkmg的栅极结构通常采用栅极替换工艺实现。也即先采用淀积加光刻和刻蚀工艺在所述栅极结构的形成区域形成所述伪栅极结构。所述伪栅极结构通常由栅氧化层和多晶硅栅叠加而成，之后在所述伪栅极结构的侧面形成侧墙，采用源漏离子注入工艺在所述伪栅极结构两侧形成源区和漏区。完成hkmg之前的所有正面工艺之后，再去除所述伪栅极结构，所述伪栅极结构去除区域会形成凹槽，之后，在凹槽中形成hkmg，随着，器件的尺寸缩小，凹槽会缩小，hkmg的填充厚度会受到限制。

通常，在hkmg中，需要采用功函数层，n型半导体器件采用n型功函数层如tial，n型功函数层的功函数接近半导体衬底如硅衬底的导带，有利于降低n型半导体器件的阈值电压；p型半导体器件采用p型功函数层如tin，p型功函数层的功函数接近半导体衬底如硅衬底的价带，有利于降低p型半导体器件的阈值电压即阈值电压绝对值。

通常，在同一半导体衬底上需要同时集成n型半导体器件和p型半导体器件。这时，需要先形成所述p型功函数层6，之后再去除所述n型半导体器件形成区域中的所述p型功函数层6，之后在形成n型功函数层，这时，在所述p型半导体器件形成区域中n型功函数层会叠加在所述p型功函数层6的表面上，之后再形成所述金属栅7。

现有方法中，所述p型半导体器件的阈值电压是通过调节p型功函数层的厚度进行调节的。如图1a至图1d所示，是现有方法对n型半导体器件和p型半导体器件的阈值电压进行调节对应的栅极结构的示意图；在同一所述半导体衬底上同时集成有标准阈值电压(svt)和低阈值电压(lvt)的p型半导体器件以及标准阈值电压和低阈值电压的n型半导体器件，其中标准阈值电压大于低阈值电压。图1a对应于lvt的n型半导体器件，图1b对应于svt的n型半导体器件，图1c对应于svt的p型半导体器件，图1d对应于lvt的p型半导体器件。

图1a中，栅极结构包括叠加的高介电常数层101和n型功函数层102。

图1b中，栅极结构包括叠加的高介电常数层101、p型功函数子层1031和n型功函数层102。

图1c中，栅极结构包括叠加的高介电常数层101、p型功函数子层1031、p型功函数子层1032和n型功函数层102。

图1d中，栅极结构包括叠加的高介电常数层101、p型功函数子层1031、p型功函数子层1032、p型功函数子层1033和n型功函数层102。

可以看出，图1b中的p型功函数层直接由p型功函数子层1031组成，图1c中的p型功函数层由p型功函数子层1031和p型功函数子层1032组成，图1d中的p型功函数层由p型功函数子层1031、p型功函数子层1032和p型功函数子层1033组成。

可以看出，要降低p型半导体器件的阈值电压，需要增加p型功函数层的厚度。而随着器件的尺寸减少，金属栅填充凹槽工艺又会对p型功函数层的厚度造成限制。所以，现有技术中，厚度影响到p型功函数层的功函数的调节，并进而影响到p型半导体器件的阈值电压的调节。

技术实现要素：

本发明所要解决的技术问题是提供一种p型半导体器件，能在厚度参数之外调节tin层组成的p型功函数层的功函数并从而调节器件的阈值电压(vt)，从而能使p型功函数层的功函数调节不受到厚度的限制，有利于在等比例缩小的器件的应用。为此，本发明还提供一种p型半导体器件的制造方法。

为解决上述技术问题，本发明提供的p型半导体器件包括：

形成于半导体衬底表面的栅极结构。

所述栅极结构包括依次叠加的栅介质层和金属栅，在所述栅介质层和所述金属栅之间具有由tin层组成的p型功函数层。

所述p型功函数层具有功函数调节结构，所述功函数调节结构是由对所述p型功函数层的tin层进行表面处理形成。

所述p型功函数层的功函数通过所述功函数调节结构调节。

p型半导体器件的阈值电压由所述p型功函数层的功函数确定并由所述功函数调节结构调节。

进一步的改进是，所述p型半导体器件为鳍式晶体管。

所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底刻蚀而成。

所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。

进一步的改进是，所述表面处理为直接采用h2加sih4的气体或者采用由h2加sih4形成的等离子体对所述tin层的表面进行处理；或者，所述表面处理为直接采用n2加nh3的气体或者采用由n2加nh3形成的等离子体对所述tin层的表面进行处理。

进一步的改进是，同一所述半导体衬底上同时集成有多种不同阈值电压的所述p型半导体器件。

各种类型的所述p型半导体器件的所述p型功函数层的tin层的厚度相同，不同类型的所述p型半导体器件的阈值电压通过所述功函数调节结构设定。

进一步的改进是，各所述p型半导体器件的阈值电压结合tin层的厚度和所述功函数调节结构一起设定。

进一步的改进是，所述栅极结构填充在凹槽中，所述凹槽由对伪栅极结构去除后形成。

进一步的改进是，在所述p型功函数层和所述栅介质层之间还形成有底部阻障层，在所述p型功函数层和所述金属栅之间还形成有顶部阻障层。

进一步的改进是，所述栅极结构覆盖在形成于所述半导体衬底的n型阱上，由p+区组成的源区和漏区形成在所述栅极结构两侧的所述n型阱中。

为解决上述技术问题，本发明提供的p型半导体器件的制造方法中，采用如下步骤在半导体衬底表面形成栅极结构：

步骤一、在所述半导体衬底表面形成栅介质层。

步骤二、形成tin层并所述tin层组成p型功函数层。

步骤三、对所述tin层进行表面处理形成所述p型功函数层的功函数调节结构。

所述p型功函数层的功函数通过所述功函数调节结构调节；p型半导体器件的阈值电压由所述p型功函数层的功函数确定并由所述功函数调节结构调节。

步骤四、形成金属栅，所述栅极结构包括依次叠加的所述栅介质层、所述p型功函数层和所述金属栅。

进一步的改进是，所述p型半导体器件为鳍式晶体管。

所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底刻蚀而成。

所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。

进一步的改进是，所述表面处理为直接采用h2加sih4的气体或者采用由h2加sih4形成的等离子体对所述tin层的表面进行处理；或者，所述表面处理为直接采用n2加nh3的气体或者采用由n2加nh3形成的等离子体对所述tin层的表面进行处理。

进一步的改进是，同一所述半导体衬底上同时集成有多种不同阈值电压的所述p型半导体器件。

各种类型的所述p型半导体器件的所述p型功函数层的tin层的厚度相同，不同类型的所述p型半导体器件的阈值电压通过所述功函数调节结构设定。

进一步的改进是，各所述p型半导体器件的阈值电压结合tin层的厚度和所述功函数调节结构一起设定。

进一步的改进是，所述栅极结构填充在凹槽中，所述凹槽由对伪栅极结构去除后形成。

在去除所述伪栅极结构之前还包括如下步骤：

在所述半导体衬底上形成n型阱。

采用淀积加光刻和刻蚀工艺在所述栅极结构的形成区域形成所述伪栅极结构。

进行p+源漏离子注入在所述伪栅极结构两侧的所述n型阱中形成源区和漏区。

进一步的改进是，步骤二在形成所述tin层之前还包括在形成底部阻障层的步骤；

在步骤三的所述表面处理之后以及步骤四的形成所述金属栅之前还包括形成顶部阻障层的步骤。

本发明p型半导体器件的栅极结构中采用了金属栅，金属栅中通过p型功函数层调节器件的阈值电压，本发明中能在保持p型功函数层的厚度不变的调节下，仅需对组成p型功函数层的tin层进行表面处理就能调节p型功函数层的功函数，并从而调节器件的阈值电压，所以本发明能在厚度参数之外调节tin层组成的p型功函数层的功函数并从而调节器件的阈值电压，从而能使p型功函数层的功函数调节不受到厚度的限制，有利于在等比例缩小的器件的应用；例如，本发明在器件的尺寸缩小时，例如在器件尺寸缩小到如工艺节点为7nm以下时，栅极结构的长度会缩小到20nm以下，这时，本发明中由于p型功函数层的厚度能保持不变或减少，仅通过表面处理来调节p型功函数层的功函数并从而调节器件的阈值电压，所以，和现有技术中需要通过增加p型功函数层的厚度来降低器件的阈值电压相比，本发明不需要对p型功函数层加厚，这大大有利于在小尺寸下的应用，有利于器件的尺寸等比例缩小。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1a-图1d是现有方法对n型半导体器件和p型半导体器件的阈值电压进行调节对应的栅极结构的示意图；

图2是本发明实施例p型半导体器件的结构示意图；

图3是本发明实施例p型半导体器件的表面处理时结构示意图。

具体实施方式

如图2所示，是本发明实施例p型半导体器件的结构示意图；图3是本发明实施例p型半导体器件的表面处理时结构示意图；本发明实施例p型半导体器件包括：

形成于半导体衬底1表面的栅极结构。

所述栅极结构包括依次叠加的栅介质层4和金属栅7，在所述栅介质层4和所述金属栅7之间具有由tin层组成的p型功函数层6。

所述p型功函数层6具有功函数调节结构，所述功函数调节结构是由对所述p型功函数层6的tin层进行表面处理形成。

所述p型功函数层6的功函数通过所述功函数调节结构调节。

p型半导体器件的阈值电压由所述p型功函数层6的功函数确定并由所述功函数调节结构调节。

本发明实施例中，所述p型半导体器件为鳍式晶体管。

所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底1刻蚀而成。

所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。

如图3所示，所述表面处理为直接采用h2加sih4的气体或者采用由h2加sih4形成的等离子体对所述tin层的表面进行处理，所述表面处理所采用的气体或等离子体用标记9标出。或者，所述表面处理为直接采用n2加nh3的气体或者采用由n2加nh3形成的等离子体对所述tin层的表面进行处理。

同一所述半导体衬底1上同时集成有多种不同阈值电压的所述p型半导体器件。各种类型的所述p型半导体器件的所述p型功函数层6的tin层的厚度相同，不同类型的所述p型半导体器件的阈值电压通过所述功函数调节结构设定。例如：在所述半导体衬底1上同时集成有标准阈值电压和低阈值电压的所述p型半导体器件，其中标准阈值电压大于低阈值电压，这时，能将标准阈值电压和低阈值电压的所述p型半导体器件的所述p型功函数层6的tin层的厚度设置为相同，而仅对低阈值电压的所述p型半导体器件进行所述表面处理。当然，在其他实施例中也能为：各所述p型半导体器件的阈值电压结合tin层的厚度和所述功函数结构一起设定；也即在tin层的厚度满足工艺要求的条件下，也能对tin层的厚度进行调节，一起实现对各所述p型半导体器件的阈值电压的调节。

在其他实施例中，还能为：所述p型半导体器件和n型半导体器件集成在同一半导体衬底1，这时，需要先形成所述p型功函数层6，之后再去除所述n型半导体器件形成区域中的所述p型功函数层6，之后在形成n型功函数层，这时，在所述p型半导体器件形成区域中n型功函数层会叠加在所述p型功函数层6的表面上，之后再形成所述金属栅7。

本发明实施例中，所述栅极结构填充在凹槽中，所述凹槽由对伪栅极结构去除后形成。

在所述p型功函数层6和所述栅介质层4之间还形成有底部阻障层5，底部阻障层5通常采用tan。在所述p型功函数层6和所述金属栅7之间还形成有顶部阻障层。

本发明实施例中，所述栅介质层4采用高介电常数层(hk)，和金属栅一起形成的栅极结构简称为hkmg。

所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。

在所述高介电常数层和半导体衬底1之间还形成有界面层3。通常，所述界面层的材料包括氧化硅。

所述栅极结构覆盖在形成于所述半导体衬底1的n型阱2上，由p+区组成的源区8a和漏区8b形成在所述栅极结构两侧的所述n型阱2中。

本发明实施例p型半导体器件的栅极结构中采用了金属栅7，金属栅7中通过p型功函数层6调节器件的阈值电压，本发明实施例中能在保持p型功函数层6的厚度不变的调节下，仅需对组成p型功函数层6的tin层进行表面处理就能调节p型功函数层6的功函数，并从而调节器件的阈值电压，所以本发明实施例能在厚度参数之外调节tin层组成的p型功函数层6的功函数并从而调节器件的阈值电压，从而能使p型功函数层6的功函数调节不受到厚度的限制，有利于在等比例缩小的器件的应用；例如，本发明实施例在器件的尺寸缩小时，例如在器件尺寸缩小到如工艺节点为7nm以下时，栅极结构的长度会缩小到20nm以下，这时，本发明实施例中由于p型功函数层6的厚度能保持不变或减少，仅通过表面处理来调节p型功函数层6的功函数并从而调节器件的阈值电压，所以，和现有技术中需要通过增加p型功函数层6的厚度来降低器件的阈值电压相比，本发明实施例不需要对p型功函数层6加厚，这大大有利于在小尺寸下的应用，有利于器件的尺寸等比例缩小。

本发明实施例p型半导体器件的制造方法中，采用如下步骤在半导体衬底1表面形成栅极结构：

首先、所述栅极结构填充在凹槽中，所述凹槽由对伪栅极结构去除后形成。

在去除所述伪栅极结构之前还包括如下步骤：

在所述半导体衬底1上形成n型阱2。

采用淀积加光刻和刻蚀工艺在所述栅极结构的形成区域形成所述伪栅极结构。

进行p+源漏离子注入在所述伪栅极结构两侧的所述n型阱2中形成源区8a和漏区8b。之后进行如下步骤：

步骤一、在所述半导体衬底1表面形成栅介质层4。

所述p型半导体器件为鳍式晶体管。

所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底1刻蚀而成。

所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。

本发明实施例方法中，所述栅介质层4采用高介电常数层，和金属栅一起形成的栅极结构简称为hkmg。

所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。

在所述高介电常数层和半导体衬底1之间还形成有界面层3。通常，所述界面层的材料包括氧化硅。故在形成所述栅介质层4的高介电常数层，还包括形成界面层3的步骤。

步骤二、形成tin层并所述tin层组成p型功函数层6。

在形成所述tin层之前还包括在形成底部阻障层5的步骤；

步骤三、对所述tin层进行表面处理形成所述p型功函数层6的功函数调节结构。

所述p型功函数层6的功函数通过所述功函数调节结构调节；p型半导体器件的阈值电压由所述p型功函数层6的功函数确定并由所述功函数调节结构调节。

如图3所示，所述表面处理为直接采用h2加sih4的气体或者采用由h2加sih4形成的等离子体对所述tin层的表面进行处理，所述表面处理所采用的气体或等离子体用标记9标出。或者，所述表面处理为直接采用n2加nh3的气体或者采用由n2加nh3形成的等离子体对所述tin层的表面进行处理。

在步骤三的所述表面处理之后以及步骤四的形成所述金属栅7之前还包括形成顶部阻障层的步骤。

步骤四、形成金属栅7，所述栅极结构包括依次叠加的所述栅介质层4、所述p型功函数层6和所述金属栅7。

同一所述半导体衬底1上同时集成有多种不同阈值电压的所述p型半导体器件。各种类型的所述p型半导体器件的所述p型功函数层6的tin层的厚度相同，不同类型的所述p型半导体器件的阈值电压通过所述功函数调节结构设定。例如：在所述半导体衬底1上同时集成有标准阈值电压和低阈值电压的所述p型半导体器件，其中标准阈值电压大于低阈值电压，这时，能将标准阈值电压和低阈值电压的所述p型半导体器件的所述p型功函数层6的tin层的厚度设置为相同，而仅对低阈值电压的所述p型半导体器件进行所述表面处理。当然，在其他实施例方法中也能为：各所述p型半导体器件的阈值电压结合tin层的厚度和所述功函数结构一起设定；也即在tin层的厚度满足工艺要求的条件下，也能对tin层的厚度进行调节，一起实现对各所述p型半导体器件的阈值电压的调节。

在其他实施例方法中，还能为：所述p型半导体器件和n型半导体器件集成在同一半导体衬底1，这些，需要先形成所述p型功函数层6，之后再去除所述n型半导体器件形成区域中的所述p型功函数层6，之后在形成n型功函数层，这时，在所述p型半导体器件形成区域中n型功函数层会叠加在所述p型功函数层6的表面上，之后再形成所述金属栅7。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。