自对准堆叠GE/SICMOS晶体管结构的制作方法

文档序号:21401086发布日期:2020-07-07 14:33阅读:来源:国知局

技术特征:

1.一种集成电路结构,包括:

衬底;

自对准异质材料的堆叠沟道,所述自对准异质材料的堆叠沟道包括:

在所述衬底上方的nmos沟道材料;以及

在所述nmos沟道材料上方堆叠并与所述nmos沟道材料自对准的pmos沟道材料;以及

异质栅极堆叠,所述异质栅极堆叠与所述nmos沟道材料和所述pmos沟道材料两者都接触。

2.如权利要求1所述的集成电路结构,其中所述nmos沟道材料包括硅(si)。

3.如权利要求1或2所述的集成电路结构,其中所述pmos沟道材料包括pmos非硅iii-v族材料。

4.如权利要求3所述的集成电路结构,其中所述pmos非硅iv族材料包括锗(ge)。

5.如权利要求1或2所述的集成电路结构,其中所述nmos沟道材料和所述pmos沟道材料具有不同的高度。

6.如权利要求1或2所述的集成电路结构,其中所述nmos沟道材料和所述pmos沟道材料两者都具有约30-100nm的高度。

7.如权利要求1或2所述的集成电路结构,还包括介于所述nmos沟道材料和所述pmos沟道材料之间的接合层。

8.如权利要求7所述的集成电路结构,其中所述接合层包括二氧化硅(sio2)、氮化碳硅(sicn)或氮化硅(sin)。

9.如权利要求7所述的集成电路结构,其中所述接合层具有约5-50nm的高度。

10.如权利要求7所述的集成电路结构,其中所述nmos沟道材料、所述pmos沟道材料和所述接合层的宽度约4-15nm。

11.如权利要求1或2所述的集成电路结构,其中所述异质栅极堆叠跨越所述堆叠沟道,使得所述异质栅极堆叠与所述nmos沟道材料的至少两侧以及顶部pmos沟道材料的至少三侧接触。

12.如权利要求1或2所述的集成电路结构,其中所述异质栅极堆叠包括在所述nmos沟道材料的至少两侧上的nmos栅极堆叠以及在所述nmos栅极堆叠上方并在所述pmos沟道材料的至少两侧上的pmos栅极堆叠。

13.如权利要求1或2所述的集成电路结构,其中使用包括finfet、多栅极、垂直圆栅极和纳米线/纳米带的非平面晶体管几何结构中的一个或多个来形成所述pmos沟道材料和所述nmos沟道材料。

14.一种堆叠cmos晶体管结构,包括:

自对准异质材料的堆叠沟道,所述自对准异质材料的堆叠沟道包括:

衬底上方的nmos沟道材料;以及

在所述nmos沟道材料上方堆叠的pmos沟道材料;

异质栅极堆叠,所述异质栅极堆叠与所述nmos沟道材料和所述pmos沟道材料两者都接触,所述异质栅极堆叠包括:

在所述nmos沟道材料的至少两侧上的nmos栅极堆叠;以及

在所述pmos沟道材料的至少两侧上的pmos栅极堆叠;

nmos源极和漏极区域,所述nmos源极和漏极区域在所述衬底上方在所述nmos栅极堆叠的相对侧上;以及

pmos源极和漏极区域,所述pmos源极和漏极区域在所述nmos栅极堆叠与所述nmos源极和漏极区域上方在所述pmos栅极堆叠的相对侧上。

15.如权利要求14所述的堆叠cmos晶体管结构,其中所述nmos沟道材料包括硅(si)。

16.如权利要求14或15所述的堆叠cmos晶体管结构,其中所述pmos沟道材料包括pmos非硅iv族材料。

17.如权利要求15所述的堆叠cmos晶体管结构,其中所述pmos非硅iv族材料包括锗(ge)。

18.如权利要求14或15所述的堆叠cmos晶体管结构,其中所述nmos沟道材料和所述pmos沟道材料两者都具有约30-100nm的高度。

19.如权利要求14或15所述的堆叠cmos晶体管结构,还包括介于所述nmos沟道材料和所述pmos沟道材料之间的接合层。

20.如权利要求14或15所述的堆叠cmos晶体管结构,其中使用包括finfet、多栅极、垂直圆栅极和纳米线/纳米带的非平面晶体管几何结构中的一个或多个来形成所述pmos沟道材料和所述nmos沟道材料。

21.一种制作集成电路结构的方法,所述方法包括:

形成自对准异质材料的堆叠沟道,其中所述自对准异质材料的堆叠沟道包括:

在所述衬底上方的nmos沟道材料;以及

在所述nmos沟道材料上方堆叠并与所述nmos沟道材料自对准的pmos沟道材料;以及

与所述nmos沟道材料和所述‎pmos沟道材料两者都接触而形成的异质栅极堆叠。

22.如权利要求21所述的方法,其中形成所述自对准异质材料的堆叠沟道还包括:

通过以下方式将所述自对准‎异质材料的堆叠沟道图案化为一个或多个鳍:

将包括电介质材料的接合层沉积到衬底晶圆上;

在施主晶圆上,经由缓冲层在包括所述nmos沟道材料的si衬底上外延生长gepmos沟道材料;

将所述施主晶圆翻转并将所述施主晶圆接合到所述衬底晶圆的所述接合层以提供接合的晶圆;

从所述接合的晶圆去除所述si衬底和所述缓冲层;

蚀刻所述接合的晶圆的所述gepmos沟道材料、所述接合层和所述nmos沟道材料的一部分,以形成堆叠沟道的所述一个或多个鳍;以及

沿所述堆叠沟道的前侧与后侧两者的基底形成氧化物,以将所述一个或多个鳍中的相邻鳍分隔。

23.如权利要求21或22所述的方法,其中形成与所述nmos沟道材料和所述‎pmos沟道材料两者都接触而形成的所述异质栅极堆叠还包括:

对沟道掩模进行图案化并执行双外延区域形成,其中对所述沟道掩模进行图案化还包括:

在所述堆叠沟道的一部分上方形成虚拟栅极;

将不受所述虚拟栅极保护的所述一个或多个鳍的部分蚀刻掉,以与所述虚拟栅极共面;

在sti氧化物上方以及在所述nmos沟道材料的相对侧上沉积或生长nmos源极和漏极区域;

在所述nmos源极和漏极区域上形成绝缘层;以及

在所述绝缘层上方在所述gepmos沟道材料的相对侧上沉积或生长pmos源极和漏极区域。

24.如权利要求23所述的方法,其中形成所述自对准异质材料的堆叠沟道还包括:

通过以下方式利用包括nmos高-k栅极电介质和nmos栅极电极的永久nmos栅极堆叠来替换所述沟道掩模:

通过去除所述虚拟栅极来形成栅极沟槽以暴露所述gepmos沟道材料和所述sinmos沟道材料;

在所述栅极沟槽中共形地沉积包括nmos高-k材料的第一栅极电介质;以及

在所述nmos高-k材料上方的所述栅极沟槽中沉积nmos栅极电极材料。

25.如权利要求24所述的方法,其中形成所述自对准异质材料的堆叠沟道还包括:

在所述永久nmos栅极堆叠上方形成包括pmos高-k栅极电介质和pmos栅极电极的永久pmos栅极堆叠,其中形成所述永久pmos栅极堆叠还包括:

在所述nmos栅极电极上方的所述栅极沟槽的剩余区域中共形地沉积包括pmos高-k材料的第二栅极电介质;以及

在所述pmos高-k材料上方的所述栅极沟槽中沉积pmos栅极电极材料,以完成所述pmos栅极堆叠。


技术总结
一种集成电路结构包括衬底和自对准异质材料的堆叠沟道,其中自对准异质材料的堆叠沟道包括在衬底上方的NMOS沟道材料;以及在NMOS沟道材料上方堆叠并与NMOS沟道材料自对准的PMOS沟道材料。异质栅极堆叠与NMOS沟道材料和PMOS沟道材料两者都接触。

技术研发人员:W.拉赫马迪;A.利拉克;B.米勒;H.J.刘;P.莫罗;A.范;黃政颖;E.曼内巴赫;全箕玟;G.杜威
受保护的技术使用者:英特尔公司
技术研发日:2019.11.28
技术公布日:2020.07.07
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1