用于超导量子处理器封装的配合结构及封装盒体的制作方法

本公开属于集成电路封装技术领域，涉及一种用于超导量子处理器封装的配合结构及封装盒体。

背景技术：

超导量子处理器是一微波器件，其工作在极低温度环境下(接近绝对零度，其典型温度低于1k)。超导量子处理器的核心部件是超导量子芯片，其通过封装盒体内部的扇出电路板与外围电路进行通讯，实现对量子比特的操控与读取。

技术实现要素：

(一)要解决的技术问题

本公开提供了一种用于超导量子处理器封装的配合结构及封装盒体，以解决如下技术问题：现有技术中，由于材料在极低温度下具有收缩效应导致的在扇出电路板和上盖之间存在缝隙，导致扇出电路板接地不良或者可能形成微波谐振，影响超导量子处理器的性能。

(二)技术方案

根据本公开的一个方面，提供了一种用于超导量子处理器封装的配合结构，包括：第一封装部11；第二封装部13，与所述第一封装部11相对设置，所述第二封装部13与所述第一封装部11形成一腔体；扇出电路板2，位于该腔体中，由第二封装部13承载；以及金属垫层3，紧密贴于所述第一封装部11和所述扇出电路板2之间，实现所述第一封装部11和所述扇出电路板2的紧密配合。

在本公开的一些实施例中，所述第一封装部11和第二封装部13相对设置的一面形状互补。

在本公开的一些实施例中，在所述第一封装部11上设置有凸台，对应在所述第二封装部13上设置有凹槽，该凹槽的深度大于所述凸台的凸起高度。

在本公开的一些实施例中，所述第一封装部11为上盖，第二封装部13为封装盒体基体。

在本公开的一些实施例中，所述腔体中的扇出电路板2上表面放置有量子处理器，所述金属垫层3下表面的形状与放置有量子处理器的扇出电路板2形状匹配，所述金属垫层3上表面的形状与第一封装部11的内表面形状匹配。

在本公开的一些实施例中，所述腔体中的扇出电路板2上具有开口，该开口用于放置量子处理器。

在本公开的一些实施例中，该配合结构能用于10mk～室温的环境温度下。

在本公开的一些实施例中，所述金属垫层3的材料为如下材料的任意一种或其组合：铟、铟铅、铟锡以及铅锡。

根据本公开的另一个方面，提供了一种封装盒体，包括本公开提及的任一种配合结构。

(三)有益效果

从上述技术方案可以看出，本公开提供的用于超导量子处理器封装的配合结构及封装盒体，具有以下有益效果：

通过采用第一封装盒体(例如为上盖)与扇出电路板配合的方式，并且在二者之间增加金属垫层，由于金属垫层的热膨胀系数小于封装盒体外壳的热膨胀系数，从而有效减小或消除了上盖与扇出电路板之间在极低温环境下形成的缝隙，并且基于金属垫层具有的韧性和延展性，能够保证上盖与扇出电路板的配合为紧密配合，将现有的上盖与封装盒体基体之间的配合形式变化为上盖与扇出电路板之间的配合形式，避免了极低温下由于加工误差和材料的收缩效应导致的缝隙，提高了扇出电路板的接地效果，抑制或消除了由于缝隙存在引起的微波谐振，从而提高了量子处理器的性能。

附图说明

图1为现有技术中量子处理器封装盒体配合结构的示意图。

图2为本公开一实施例所示的用于超导量子处理器封装的配合结构的示意图。

【符号说明】

11-第一封装部/上盖；12-缝隙；

13-第二封装部/封装盒体基体；2-扇出电路板；

3-金属垫层；a，b-配合部分。

具体实施方式

在超导量子处理器封装结构中，要求扇出电路板接地良好，与金属腔体间不可有缝隙，这样封装盒体内不易出现微波谐振，且扇出电路板的微波特性较好。

在现有的超导量子处理器封装盒体中，图1为现有技术中量子处理器封装盒体配合结构的示意图，如图1所示，现有技术中，量子处理器封装盒体的上盖11是与封装盒体基体13间配合，配合部分a在图1中圈出进行示意。由于加工误差和材料在低温下的收缩效应，很难避免位于金属腔体中的扇出电路板2与封装盒体的上盖11之间存在缝隙。该缝隙导致扇出电路板接地不良，劣化扇出电路板的微波性能；或者由于存在的缝隙与封装盒内部的金属腔体四周形成一封闭空间，在该空间内还可能形成微波谐振，影响超导量子处理器的性能。

因此，申请人发现由于超导量子处理器工作在极低温度环境下，在该环境下，由于材料在极低温度下具有收缩效应，即使常温下配合较好的封装盒体会在极低温度下在扇出电路板2和上盖11之间产生缝隙，导致扇出电路板2接地不良或者可能由于形成微波谐振，影响超导量子处理器的性能。

为了解决上述技术问题，本申请提出一种用于超导量子处理器封装的配合结构及封装盒体，在一实施例中，通过采用上盖与扇出电路板配合的方式，并且在二者之间增加金属垫层，由于金属垫层的热膨胀系数小于封装盒体外壳的热膨胀系数，从而有效减小或消除了上盖与扇出电路板之间在极低温环境下形成的缝隙，并且基于金属垫层具有的韧性和延展性，能够保证上盖与扇出电路板的配合为紧密配合，将现有的上盖与封装盒体基体之间的配合形式变化为上盖与扇出电路板之间的配合形式，避免了极低温下由于加工误差和材料的收缩效应导致的缝隙，从而有效提高了超导量子处理器的性能。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

第一实施例

在本公开的第一个示例性实施例中，提供了一种用于超导量子处理器封装的配合结构。

图2为本公开一实施例所示的用于超导量子处理器封装的配合结构的示意图。

参照图2所示，本公开的用于超导量子处理器封装的配合结构，包括：第一封装部11；第二封装部13，与所述第一封装部11相对设置，所述第二封装部13与所述第一封装部11形成一腔体；扇出电路板2，位于该腔体中，由第二封装部13承载；以及金属垫层3，紧密贴于所述第一封装部11和所述扇出电路板2之间，实现所述第一封装部11和所述扇出电路板2的紧密配合。

本实施例中，采用第一封装部11与扇出电路板2配合的方式，且二者之间通过利用一金属垫层3实现紧密配合，其中该金属垫层3的热膨胀系数小于所述第一封装部11和第二封装部13的热膨胀系数。

下面对本实施例的量子处理器封装盒体配合结构的各个部分进行详细介绍。

本实施例中，第一封装部11以上盖进行示例，第二封装部13以封装盒体基体进行示例。扇出电路板为pcb板。

在其它的实施方式中，第一封装部11和第二封装部13可以不局限于本实施例的上盖和基体的结构形式，任何能够形成腔体的结构组成形式均在本公开的保护范围之内。

本实施例中，参照图2所示，由于金属垫层3具有韧性和延展性，在室温下，该金属垫层3形状与第一封装部11和扇出电路板2相适应和匹配，极低温下(例如低于1k)，由于金属垫层3的热膨胀系数小于所述第一封装部11和第二封装部13的热膨胀系数，在由第一封装部11和第二封装部13形成的腔体结构由于材料收缩效应进行收缩的情况下，对应金属垫层3收缩的程度更小(热膨胀系数低)，这样还是保证了缝隙的填充。因此不论温度是在室温下还是极低温环境下，金属垫层3都紧密贴于所述第一封装部11(上盖11)和所述扇出电路板2之间，使得在极低温下第一封装部11(上盖11)和扇出电路板2之间的缝隙被填充，对应使得上盖11与扇出电路板2之间紧密配合，配合部分如图2中圈出部分示意，对比图2和图1来看，本公开通过采用第一封装部11与扇出电路板2配合的方式，并且在二者之间增加金属垫层3，金属垫层3的设置将现有的上盖11与封装盒体基体13之间的配合形式变化为上盖11与扇出电路板2之间的配合形式，从而有效减小或消除了封装盒体外壳装配部分在极低温环境下形成的缝隙，有效避免了由于该缝隙造成的扇出电路板接地不良或者可能形成微波谐振，使得扇出电路板微波性能变差以及超导量子处理器性能变差等问题。

本实施例中，金属垫层3的材料选用热膨胀系数小于第一封装部11和第二封装部13的材料，这样有助于在极低温下保证上盖11与扇出电路板2之间的紧密配合，消除上述缝隙。

所述金属垫层3的材料为质地较软的材料，包括但不限于如下材料的任意一种或其组合：铟、铟铅、铟锡以及铅锡等。金属垫层3例如为铟片。

本实施例中，第一封装部11和第二封装部13相对设置的一面形状互补。

例如，在一具体实施方式中，第一封装部11为上盖，第二封装部13为封装盒体基体，在所述第一封装部11上设置有凸台，对应在所述第二封装部13上设置有凹槽，该凹槽的深度大于所述凸台的凸起高度，从而形成一腔体。

本实施例中，第一封装部11和第二封装部13形成的腔体用于放置超导量子处理器，例如为量子芯片，该量子芯片通过放置于一pcb板与该pcb板进行引线连接，通过该pcb板实现信号扇出，这里的pcb板为本公开的扇出电路板2。

本实施例中，量子芯片可以按照现有手段直接放置于pcb板上，pcb板为完整的一块板子，对应金属垫层下表面的形状与放置有量子芯片的pcb板形状适应即可，金属垫层上表面的形状与第一封装部11(上盖)的内表面形状匹配；或者在该pcb板上具有开口，量子芯片置于该开口中。

本实施例中，该用于超导量子处理器封装的配合结构能用于10mk～室温的环境温度下。

第二实施例

在本公开的第二个示例性实施例中，提供了一种包含本公开的用于超导量子处理器封装的配合结构的封装盒体。

本实施例的封装盒体，包含第一个实施例的配合结构。

该封装盒体为了减小或避免封装盒体内上盖与扇出电路板之间在低温下形成的缝隙，采用封装盒体上盖与扇出电路板间配合的方式，并采用在两者间增加金属垫层的方式。由于上盖与扇出电路板间配合，这样可以保证上盖将扇出电路板压紧，使其接地良好。在二者之间增加软金属垫层并压紧，如铟片，这样可以减小或避免在极低温度环境下由于材料的收缩效应，引起的上盖与扇出电路板的缝隙，保证在低温度环境下的接地良好，最大程度避免微波谐振的出现，提高了超导量子处理器的性能。

综上所述，本公开提供了一种超导量子处理器封装的配合结构及封装盒体，通过采用上盖与扇出电路板配合的方式，并且在二者之间增加金属垫层，由于金属垫层的热膨胀系数小于封装盒体外壳的热膨胀系数，从而有效减小或消除了上盖与扇出电路板之间在极低温环境下形成的缝隙，并且基于金属垫层具有的韧性和延展性，能够保证上盖与扇出电路板的配合为紧密配合，将现有的上盖与封装盒体基体之间的配合形式变化为上盖与扇出电路板之间的配合形式，提高了扇出电路板的接地效果，抑制或消除了由于缝隙存在引起的微波谐振，从而提高了量子处理器的性能。

还需要说明的是，虽然结合附图对本公开进行了说明，但是附图中公开的实施例旨在对本公开优选实施方式进行示例性说明，而不能理解为对本公开的一种限制。附图中的尺寸比例仅仅是示意性的，并不能理解为对本公开的限制。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。

并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

除非存在技术障碍或矛盾，本公开的上述各种实施方式可以自由组合以形成另外的实施例，这些另外的实施例均在本公开的保护范围中。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。