接合体的制造方法、临时固定部件及层叠体与流程

本发明涉及一种作为连接对象接合至少两个导电性部件的接合体的制造方法、用于制造接合体的临时固定部件及层叠至少两个导电性部件的层叠体，尤其涉及一种接合体的制造方法、临时固定部件及层叠体。

背景技术：

在设置于绝缘性基材上的多个贯穿孔内填充金属等导电性物质而形成的结构体是近年来在纳米技术中也受到关注的领域的一，例如期待作为各向异性导电性部件的用途。

各向异性导电性部件插入于半导体元件等电子组件与电路基板之间，并仅通过加压便可获得电子组件与电路基板之间的电连接，因此作为半导体元件等电子组件等的电连接部件及进行功能检查时的检查用连接器等被广泛地使用。

尤其，半导体元件等电子组件的小型化显著。以往的引线接合等直接连接配线基板的方式、倒装芯片接合及热压接合等中，无法充分保证电子组件的电连接，因此作为电连接部件各向异性导电性部件受到关注。

例如，专利文献1中记载有一种各向异性导电性部件，所述各向异性导电性部件具备：多个导电通路，沿绝缘性基材的厚度方向贯穿，以彼此绝缘的状态设置且由导电性部件构成；粘合层，设置在绝缘性基材的表面，各导电通路具有从绝缘性基材的表面突出的突出部分，各导电通路的突出部分的端部从粘合层的表面露出或突出。在专利文献1中，设为也可以应用设置于各向异性导电性部件的绝缘性基材的表面的粘合层来临时固定于晶片上之后使用晶片结合器加热压接各向异性导电性部件来进行正式接合。

以往技术文献

专利文献

专利文献1：国际公开第2016/006660号公报

上述专利文献1中，如上所述，应用设置于各向异性导电性部件的绝缘性基材的表面的粘合层来临时固定在晶片上之后进行正式接合的情况下，各向异性导电性部件的接合中存在改良的余地。例如，若粘合层残留于连接对象的电极与各向异性导电性部件之间，则会阻碍金属彼此的接合，由此电阻变大。如上所述，用于临时固定的粘合层的残留成为导电电阻增加的原因。

并且，接合中存在粘合层的情况下，粘合层根据正式接合的接合条件而流动，从而有可能临时固定状态偏离而产生位置偏离。

技术实现要素：

发明要解决的技术课题

本发明的目的在于提供一种抑制导电部件彼此的位置偏离并且抑制导电部件彼此接合的阻碍的接合体的制造方法、用于制造接合体的临时固定部件及层叠体。

用于解决技术课题的手段

为了实现上述目的，本发明提供一种接合体的制造方法，所述接合体的制造方法包括：临时固定工序，通过在至少两个具有导电性的导电部件之间设置临时固定部件而使至少两个导电部件彼此临时固定；去除工序，去除临时固定部件；及接合工序，接合至少两个导电部件。

优选同时实施去除工序及接合工序。

优选去除工序包含临时固定部件的气化工序及将临时固定部件置换成气体或填充剂的置换工序中的至少一个工序。

临时固定部件优选在温度23℃下为液体，更优选液体的沸点为50℃以上且250℃以下。

导电部件优选具有电极的部件或各向异性导电性部件。

本发明提供一种用于接合体的制造方法的临时固定部件。

本发明提供一种在至少两个具有导电性的导电部件之间设置有本发明的临时固定部件而层叠的层叠体。

发明效果

根据本发明，能够得到抑制导电部件彼此的位置偏离并且抑制导电部件彼此接合的阻碍的接合体的制造方法、用于制造接合体的临时固定部件及层叠体。

附图说明

图1是表示本发明的实施方式的接合体的一例的层叠器件的第1例的示意图。

图2是表示本发明的实施方式的接合体的一例的层叠器件的第2例的示意图。

图3是表示本发明的实施方式的接合体的一例的层叠器件的半导体元件的端子的结构的一例的示意性剖视图。

图4是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第1例的一工序的示意性剖视图。

图5是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第1例的一工序的示意性剖视图。

图6是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第1例的一工序的示意性剖视图。

图7是表示本发明的实施方式的接合体的一例的层叠器件的半导体元件的端子的结构的另一例的示意性剖视图。

图8是表示本发明的实施方式的接合体的一例的层叠器件的第3例的示意图。

图9是表示本发明的实施方式的接合体的一例的层叠器件的第4例的示意图。

图10是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第2例的一工序的示意性剖视图。

图11是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第2例的一工序的示意性剖视图。

图12是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第2例的一工序的示意性剖视图。

图13是放大表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第2例的一工序的示意性剖视图。

图14是表示本发明的实施方式的接合体中所使用的各向异性导电性部件的一例的示意性俯视图。

图15是表示本发明的实施方式的接合体中所使用的各向异性导电性部件的一例的示意性剖视图。

图16是表示本发明的实施方式的接合体中所使用的半导体元件的对准标记的一例的示意性立体图。

图17是表示本发明的实施方式的接合体中所使用的第一半导体晶片的对准标记的一例的示意图。

图18是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第3例的一工序的示意图。

图19是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第3例的一工序的示意图。

图20是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第3例的一工序的示意图。

图21是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第3例的一工序的示意图。

图22是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第4例的一工序的示意图。

图23是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第4例的一工序的示意图。

图24是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第4例的一工序的示意图。

图25是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第4例的一工序的示意图。

图26是表示本发明的实施方式的接合体中所使用的半导体元件的对准标记的另一例的示意性立体图。

图27是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第5例的一工序的示意图。

图28是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第5例的一工序的示意图。

图29是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第5例的一工序的示意图。

图30是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第5例的一工序的示意图。

图31是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第5例的第1变形例的一工序的示意图。

图32是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第5例的第2变形例的一工序的示意图。

图33是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第6例的一工序的示意图。

图34是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第6例的一工序的示意图。

图35是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第6例的一工序的示意图。

图36是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第6例的一工序的示意图。

图37是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第6例的第1变形例的一工序的示意图。

图38是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第6例的第2变形例的一工序的示意图。

图39是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第7例的一工序的示意图。

图40是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第7例的一工序的示意图。

图41是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第7例的一工序的示意图。

图42是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第8例的一工序的示意图。

图43是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第8例的一工序的示意图。

图44是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第8例的一工序的示意图。

图45是表示本发明的实施方式的接合体的正式接合条件的第1例的图表。

图46是表示本发明的实施方式的接合体的正式接合条件的第2例的图表。

图47是表示本发明的实施方式的接合体的正式接合条件的第3例的图表。

图48是表示本发明的实施方式的接合体的正式接合条件的第4例的图表。

图49是表示本发明的实施方式的接合体的正式接合条件的第5例的图表。

图50是表示本发明的实施方式的接合体的正式接合条件的第6例的图表。

图51是表示本发明的实施方式的接合体的正式接合条件的第7例的图表。

图52是表示本发明的实施方式的接合体的一例的层叠器件的第5例的示意图。

图53是表示本发明的实施方式的接合体的一例的层叠器件的第6例的示意图。

图54是表示本发明的实施方式的接合体的一例的层叠器件的第7例的示意图。

图55是表示本发明的实施方式的接合体的一例的层叠器件的第8例的示意图。

图56是表示本发明的实施方式的接合体的一例的层叠器件的第9例的示意图。

图57是表示本发明的实施方式的接合体的一例的层叠器件的第10例的示意图。

具体实施方式

以下，根据附图所示的优选实施方式，对本发明的接合体的制造方法、临时固定部件及层叠体进行详细说明。

另外，以下进行说明的图为用于说明本发明的例示性的图，本发明并不限定于以下所示的图。

另外，在以下表示数值范围的“～”是指包含在记载于两侧的数值。例如、ε1为数值α1～数值β1是指ε1的范围为包含数值α1及数值β1的范围，若由数学符号表示则为α1≤ε1≤β1。

若“正交”等的角度并无特别记载，则包含在该技术领域中一般允许的误差范围。并且，关于温度也包含在本技术领域中通常允许的误差范围。另外，关于温度，在说明书中只要无特别限定则为23℃。

并且，“相同”包含在本技术领域中通常允许的误差范围。并且，“全部”及“整面”等包含在本技术领域中通常允许的误差范围。

(接合体)

接合体是至少两个导电部件能够彼此电导通的方式接合的接合体。另外，接合体可通过后述接合体的制造方法来得到。

导电部件是具有电极的部件或各向异性导电性部件。作为具有电极的部件，例如可例示单体且发挥特定功能的半导体元件等，但是组合多个元件来发挥特定功能的部件也包括在具有电极的部件内。并且，具有电极的部件也包括传递配线部件等电信号的部件。

对各向异性导电性部件在后面进行详细说明，但是仅沿某一特定的方向具有电导通的部件。

以下，关于接合体，作为导电部件以半导体元件为例进行说明，以作为接合体的一例的层叠器件为例进行说明。

另外，接合是指将对象物彼此接合成彼此确保电导通的状态。接合的情况下，对象物彼此保持永久地接合。将上述接合工序的接合也称为正式接合。

[层叠器件]

图1是表示本发明的实施方式的接合体的一例的层叠器件的第1例的示意图，图2是表示本发明的实施方式的接合体的一例的层叠器件的第2例的示意图。

层叠器件具有至少两个导电部件，例如包含具有电极的部件或各向异性导电性部件等。层叠器件例如由一个完成，并且由单体发挥特定功能。如上所述，层叠器件是接合体。

图1所示的层叠器件10例如在层叠方向ds层叠半导体元件12及半导体元件14而接合，直接连接半导体元件12与半导体元件14。例如半导体元件12与半导体元件14的尺寸相同。通过层叠的半导体元件12及半导体元件14构成电连接多个半导体的接合体17。两个半导体元件12、14均可以是相同的结构，也可以是不同的结构。

层叠器件10并不限定于图1所示的方式，如图2所示的层叠器件10那样，例如也可以是在层叠方向ds层叠半导体元件12、半导体元件14及半导体元件16而接合，并且半导体元件12、半导体元件14及半导体元件16直接电连接的结构。通过3个半导体元件12、14、16构成接合体17。3个半导体元件12、14、16均可以是相同的结构，也可以是不同的结构。

例如图3所示，半导体元件12、14分别具有多个端子30。虽未对半导体元件16进行说明，但是例如半导体元件16的结构也与半导体元件12、14相同。

如图3所示，半导体元件12、14具有半导体层32、再配线层34及钝化层36。再配线层34及钝化层36是电绝缘的绝缘层。在半导体层32的表面32a设置有形成有发挥特定功能的电路等的元件区域(未图示)。在后面对元件区域进行说明。另外，半导体层32的表面32a相当于半导体的设置有端子30的表面。

半导体层32的表面32a上设置有再配线层34。再配线层34中，设置有与半导体层32的元件区域电连接的配线37。在配线37上设置有焊盘38，配线37与焊盘38导通。通过配线37与焊盘38，能够向元件区域发送信号和从元件区域接收信号，并且能够向元件区域供给电压等。

在再配线层34的表面34a设置有钝化层36。在钝化层36中，在设置于配线37的焊盘38上设置有端子30a。端子30a与半导体层32电连接。

并且，再配线层34上虽未设置配线37，但是仅设置有焊盘38。在未设置配线37的焊盘38上设置有端子30b。端子30b未与半导体层32电连接。

端子30a的端面30c与端子30b的端面30c均与钝化层36的表面36a一致，即保持所谓的同一平面的状态，端子30a及端子30b未从钝化层36的表面36a突出。图3所示的端子30a及端子30b例如通过研磨成为与钝化层36的表面36a同一平面。

例如，接合图3所示的结构的半导体元件12与半导体元件14的情况下，如图6所示，彼此对应的端子30a彼此直接连接，彼此对应的端子30b彼此直接连接。如上所述，半导体元件12与半导体元件14通过端子30a相互电连接，并不通过端子30b电连接而是物理连接。

[层叠器件的制造方法]

接着，以图3所示的半导体元件12与半导体元件14的接合为例，对图1所示的层叠器件10的制造方法进行说明。层叠器件10的制造方法是接合体的制造方法的一例。

图4～图6是按照工序顺序示出作为本发明的实施方式的接合体的一例的层叠器件的制造方法的第1例的示意性剖视图。图4～图6中，对与图1～图3所示的层叠器件10及半导体元件12、14相同的结构物标注相同的符号而省略对其详细的说明。

另外，图4～图6所示的层叠器件10的制造方法涉及芯片上芯片(chip-on-chip)。

如图4所示，使半导体元件12及半导体元件14分别与端子30对置而配置。

例如将半导体元件12及半导体元件14与使用了对准标记(未图示)的对准，由此对准半导体元件12与半导体元件14的端子30a及端子30b的位置。另外，对准上述位置也称为对准。

图4中，半导体元件12位于下方，因此在半导体元件12的钝化层36的表面36a设置临时固定部件13。

如图5所示，在对准半导体元件12及半导体元件14的状态下，使半导体元件12及半导体元件14靠近而接触，并通过临时固定部件13彼此临时固定半导体元件12及半导体元件14。该临时固定的状态为层叠体19。

基于上述临时固定部件13的临时固定中利用临时固定部件13的表面张力。临时固定保持对准的状态，但不是永久固定的状态。如后述，例如，临时固定部件13使用在温度23℃下为液体的部件。若临时固定部件13为液体，则例如容易供给于半导体元件12的钝化层36的表面36a，因此优选。

另外，图4所示的在半导体元件12与半导体元件14之间设置临时固定部件13并通过临时固定部件13彼此临时固定半导体元件12及半导体元件14的工序相当于通过在至少两个具有导电性的导电部件之间设置临时固定部件而使至少两个导电部件彼此临时固定的临时固定工序。后面对临时固定部件13进行详细说明。

接着，去除临时固定部件13。去除临时固定部件13的工序为去除工序。

后面对临时固定部件13的去除工序进行详细说明。

接着，如图6所示，接合半导体元件12及半导体元件14。由此，能够得到图1所示的层叠器件10。如半导体元件12及半导体元件14，将接合至少两个导电部件的工序称为接合工序。接合工序中，例如在预先确定的接合条件下接合至少两个导电部件。

临时固定部件13是进行接合之后去除的部件，临时固定部件13不存在于接合之后的半导体元件12与半导体元件14之间。因此，在图1及图2所示的层叠器件10中不存在临时固定部件13，在半导体元件12与半导体元件14之间不存在临时固定部件13。通过该结构，端子彼此直接接触而电阻变小。并且，用临时固定部件13在临时固定的状态下进行接合，因此上述接合时抑制半导体元件12与半导体元件14的位置的偏离，半导体元件12及半导体元件14的对准的精度变高。

另外，关于半导体元件，并不限定于上述图3所示的端子30a及端子30b与钝化层36的表面36a同一平面，如图7所示，也可以相对于钝化层36的表面36a突出。该种情况下，钝化层36的相对于表面36a的端子30a与端子30b的突出量即凹陷量δ例如为200nm以上且1μm以下。

凹陷量δ小于200nm时，与图3所示的未突出的结构大致相同，需要以高精度研磨。另一方面，若凹陷量6超过1μm，则与设置焊盘电极的通常的结构相同，需要使用焊球等来进行接合。

图7所示的结构中，端子30a与端子30b相对于钝化层36的表面36a突出，因此在钝化层36的表面36a也可以设置用于保护端子30a与端子30b的树脂层39。

关于上述凹陷量6，在半导体元件12、14中获取包含端子30a及端子30b的截面的图像，通过图像分析获取端子30a的轮郭及端子30b的轮郭，检测端子30a的端面30c与端子30b的端面30c。能够通过求出从钝化层36的表面36a到端子30a的端面30c的距离及端子30b的端面与30c的距离来得到凹陷量δ。

端子30a的端面30c与端子30b的端面30c均为位于最远离钝化层36的表面36a的位置的表面，通常为称为上表面的表面。

半导体层32只要为半导体，则并无特别限定，由硅等构成，但是并不限定于此，也可以是碳化硅、锗、砷化镓或氮化镓等。

再配线层34由具有电绝缘性的物质构成，例如由聚酰亚胺构成。

并且，钝化层36也由具有电绝缘性的物质构成，例如由氮化硅(sin)或聚酰亚胺构成。

配线37及焊盘38由具有导电性的物质构成，例如由铜、铜合金、铝或铝合金等构成。

端子30a及端子30b与配线37及焊盘38同样地由具有导电性的物质构成，例如由金属或合金构成。具体而言，端子30a及端子30b例如由铜、铜合金、铝或铝合金等构成。

另外，端子30a及端子30b只要具有导电性即可，并不限定于由金属或合金构成，能够适当利用在半导体元件领域中用于称为端子或电极垫的材料。

[具有各向异性导电性部件的层叠器件]

接着，对层叠器件的第2例进行说明。层叠器件的第2例中，作为导电部件具有各向异性导电性部件。

图8是表示本发明的实施方式的接合体的一例的层叠器件的第2例的示意图，图9是表示本发明的实施方式的接合体的一例的层叠器件的第2例的示意图。另外，图8及图9中，对图1～图3所示的与层叠器件10及半导体元件12、14相同的结构物标注相同的符号而省略对其详细的说明。

图8所示的层叠器件10为例如依次接合半导体元件12、各向异性导电性部件15及半导体元件14且电连接的层叠器件。接合体17由层叠的半导体元件12、各向异性导电性部件15及半导体元件14构成。

层叠器件10为在1个半导体元件12接合1个半导体元件14的方式，但是并不限定于此。如图9所示的层叠器件10，也可以是隔着各向异性导电性部件15接合3个半导体元件12、14、16的方式。通过3个半导体元件12、14、16及两个各向异性导电性部件15构成层叠器件10。通过层叠的半导体元件12、各向异性导电性部件15、半导体元件14各向异性导电性部件15及半导体元件16构成接合体17。

[具有各向异性导电性部件的层叠器件的制造方法]

接着，对图8所示的具有各向异性导电性部件15的层叠器件10的制造方法进行说明。

图10～图12是按照工序顺序示出作为本发明的实施方式的接合体的一例的层叠器件的制造方法的第2例的示意性剖视图。图13是放大示出作为本发明的实施方式的接合体的一例的层叠器件的制造方法的第2例的一工序的示意性剖视图。

图10～图13中，对图1～图6所示的与层叠器件10及半导体元件12、14相同的结构物标注相同的符号而省略对其详细的说明。

另外，图10～图13所示的层叠器件10的制造方法的第2例涉及芯片上芯片(chip-on-chip)。

制造图8所示的具有各向异性导电性部件15的层叠器件10时，首先，准备图10所示的半导体元件12、半导体元件14及各向异性导电性部件15。半导体元件12是例如在半导体元件部20设置有多个电极22的元件，该电极22用于与外部交换信号或者发送和接收电压或电流。各电极22通过绝缘层24电绝缘。电极22例如比绝缘层24的表面24a更突出。

半导体元件14的结构与半导体元件12的结构相同。半导体元件14是例如在内插器基板21设置有多个电极23的元件，该电极23用于与外部交换信号或者发送和接收电压或电流。各电极23通过绝缘层25电绝缘。电极23例如比绝缘层25的表面25a更突出。内插器基板21例如具有引出配线层，并且，层叠器件10通过电极23与外部电连接。

各向异性导电性部件15具备多个具有导电性的导电通路42(参考图10及图13)。例如，各向异性导电性部件15中不存在具有粘合层等粘接功能的部件。在后面对各向异性导电性部件15进行详细说明。

如图10所示，夹着各向异性导电性部件15，使半导体元件12及半导体元件14与电极23及电极22对置而配置。在半导体元件12与各向异性导电性部件15之间配置临时固定部件13，在各向异性导电性部件15与半导体元件14之间配置临时固定部件13。

此时，使用分别设置于半导体元件12、14与各向异性导电性部件15的对准标记(未图示)来进行对准。

另外，使用对准标记的对准例如只要能够获取对准标记的图像或反射图像，从而求出对准标记的位置信息，则并无特别限定，能够适当利用公知的对准方法。

接着，如图11所示，靠近半导体元件12、各向异性导电性部件15及半导体元件14，层叠半导体元件12、各向异性导电性部件15及半导体元件14，在对准半导体元件12、各向异性导电性部件15及半导体元件14的状态下通过临时固定部件13进行临时固定。该临时固定的状态为层叠体19。

接着，从图11所示的临时固定的状态去除临时固定部件13。临时固定部件13的去除方法将在后面进行叙述。

接着，接合半导体元件12、各向异性导电性部件15及半导体元件14。由此，如图12及图13所示，在不存在临时固定部件13的状态下，通过接合半导体元件12、各向异性导电性部件15及半导体元件14能够得到层叠器件10。

另外，如图13所示，在上述接合工序中制造的层叠器件10中，在电极22与各向异性导电性部件15的导电通路42之间不存在任何部件。通过该结构，电极22与导电通路42直接接触而电阻变小。

并且，在用临时固定部件13临时固定的状态下进行接合，因此进行上述接合时抑制半导体元件12与各向异性导电性部件15的位置的偏离，半导体元件12与各向异性导电性部件15的对准的精度变高。

另外，半导体元件14及各向异性导电性部件15中，与半导体元件12及各向异性导电性部件15的接合相同，电极22与导电通路42直接接触而电阻变小，并且上述接合时抑制半导体元件14与各向异性导电性部件15的位置的偏离，半导体元件12与各向异性导电性部件15的对准的精度变高。

[各向异性导电性部件]

接着，对各向异性导电性部件进行说明。

图14是表示本发明的实施方式的接合体中所使用的各向异性导电性部件的一例的示意性俯视图，图15是表示本发明的实施方式的接合体中所使用的各向异性导电性部件的一例的示意性剖视图。

如图14及图15所示，各向异性导电性部件15具有：绝缘性基材40，由无机材料构成；及多个导电通路42，沿绝缘性基材40的厚度方向d(参考图15)贯穿，并以互相电绝缘的状态设置。导电通路42在形成于绝缘性基材40上的沿厚度方向d延伸的贯穿孔41内填充导电材料而形成，并具有导电性。

其中，“互相电绝缘的状态”是指，存在于绝缘性基材的内部的各导电通路在绝缘性基材的内部中，各导电通路彼此之间的导通性充分低的状态。

各向异性导电性部件15的导电通路42互相电绝缘，在与绝缘性基材40的厚度方向d(参考图15)正交的方向x上导电性非常低，并在厚度方向d具有导电性。如上述，各向异性导电性部件15是显示各向异性导电性的部件。

如图15所示，导电通路42在相互电绝缘的状态下，绝缘性基材40沿厚度方向d贯穿设置。

并且，如图15所示，导电通路42具有从绝缘性基材40的表面40a向厚度方向d突出的突出部分42a及从背面40b向厚度方向d突出的突出部分42b。各向异性导电性部件15还可以具备设置于绝缘性基材40的表面40a及背面40b的树脂层43。优选树脂层43不与突出部分42a的前端部、突出部分42b的前端部相接。

突出部分42a的高度hd及突出部分42b的高度hd优选为6nm以上，更优选为30nm～500nm。

突出部分42a的高度hd为从绝缘性基材40的表面40a开始的长度。突出部分42b的高度hd为从绝缘性基材40的背面40b开始的长度。

并且，在图15中示出在绝缘性基材40的表面40a及背面40b具有树脂层43，但并不限定于此，可以是在绝缘性基材40的至少一个表面具有树脂层43的结构，也可以是在绝缘性基材40的两个表面均不具有树脂层43的结构。另外，上述图10所示的各向异性导电性部件15为不具有树脂层43的结构。

同样地，图15的导电通路42在两端具有突出部分42a及突出部分42b，但并不限定于此，可以是在绝缘性基材40的至少具有树脂层43的一侧的表面具有突出部分的结构。

图15所示的各向异性导电性部件15的厚度h例如为30μm以下。并且，各向异性导电性部件15的ttv(totalthicknessvariation(总厚度变化))优选为10μm以下。另外，ttv(totalthicknessvariation)＝tmax-tmin。tmax为平坦度应用区域中自背面基准的距离(厚度)的最大值。tmin为平坦度应用区域中自背面基准的距离(厚度)的最小值。

其中，各向异性导电性部件15的厚度h是对相当于厚度h的区域中测定10点的平均值。

作为各向异性导电性部件15的厚度h的优选测定方法，可举出通过电场发射型扫描电子显微镜以20万倍的倍率观察，而获取各向异性导电性部件15的轮廓形状，并在轮廓形状中对各向异性导电性部件15的相当于厚度h的区域中测定10点，从而求出10点测定值的平均值的方法。

并且，各向异性导电性部件15的ttv(totalthicknessvariation)为用切片按每个支撑体47切断各向异性导电性部件15，并观察各向异性导电性部件15的截面形状而求出的值。

如图15所示，为了移送、传送、搬运及保管等，各向异性导电性部件15设置在支撑体47上。在支撑体47与各向异性导电性部件15之间设置有剥离层44。支撑体47和各向异性导电性部件15通过剥离层44可分离地粘接。如上述，将各向异性导电性部件15隔着剥离层44设置在支撑体47上的称为各向异性导电材料49。

支撑体47支撑各向异性导电性部件15，例如由硅基板构成。作为支撑体47，除了硅基板以外，例如能够使用sic、sin、gan及氧化铝(al2o3)等陶瓷基板、玻璃基板、纤维强化塑料基板以及金属基板。纤维强化塑料基板中还包括作为印刷配线基板的fr-4(flameretardanttype4(阻燃型4))基板等。

并且，作为支撑体47，能够使用具有挠性且透明的物质。作为具有挠性且透明的支撑体47，可举出例如pet(聚对苯二甲酸乙二酯)、聚环烯烃、聚碳酸酯、丙烯酸树脂、pen(聚萘二甲酸乙二酯)、pe(聚乙烯)、pp(聚丙烯)、聚苯乙烯、聚氯乙烯、聚偏二氯乙烯及tac(三乙酰纤维素)等塑料薄膜。

其中，透明是指，以在位置对准中使用的波长的光为基准透射率为80％以上。因此，在波长400～800nm的可见光整个区域内透射率可以较低，但在波长400～800nm的可见光整个区域内透射率优选为80％以上。透射率通过分光光度计进行测定。

剥离层44优选为层叠有支撑层45及剥离剂46的层。剥离剂46与各向异性导电性部件15相接，支撑体47与各向异性导电性部件15以剥离层44为起点分离。例如，加热成预定的温度，由此剥离剂46的粘接力减弱，从而从各向异性导电性部件15移除支撑体47。

剥离剂46中例如能够使用nittodenkocorporation.制revalpha(注册商标)及somarcorporation.制somatac(注册商标)等。

以下对各向异性导电性部件15进一步具体说明。

〔绝缘性基材〕

绝缘性基材由无机材料构成，只要具有与构成以往公知的各向异性导电性薄膜等的绝缘性基材相同程度的电阻率(1014ω·cm左右)，则并无特别限定。

另外，“由无机材料构成”是指，用于与构成后述的树脂层的高分子材料进行区别的规定，而并不限定为仅由无机材料构成的绝缘性基材，将无机材料设为主成分(50质量％以上)。

作为绝缘性基材，可举出例如金属氧化物基材、金属氮化物基材、玻璃基材、碳化硅、氮化硅等陶瓷基材、类金刚石碳等碳基材、聚酰亚胺基材及这些的复合材料等。作为绝缘性基材，除此以外，也可以例如在具有贯穿孔的有机原料上，由包含50质量％以上陶瓷材料或碳材料的无机材料成膜。

作为绝缘性基材，从具有所需平均孔径的微孔形成为贯穿孔，从而容易形成后述的导电通路的理由而言，优选为金属氧化物基材，更优选为阀金属的阳极氧化膜。

其中，作为阀金属，具体而言，可举出例如铝、钽、铌、钛、铪、锆、锌、钨、铋、锑等。这些中，从尺寸稳定性良好，比较廉价而言，优选为铝的阳极氧化膜(基材)。

绝缘性基材中的各导电通路的间隔优选为5nm～800nm，更优选为10nm～200nm，进一步优选为50nm～140nm。若绝缘性基材中的各导电通路的间隔在该范围内，则绝缘性基材作为绝缘性分隔壁充分发挥作用。

其中，各导电通路的间隔是指，相邻的导电通路之间的宽度w，其利用电解发射型扫瞄电子显微镜以20万倍的倍率观察各向异性导电性部件的截面，并对相邻的导电通路之间的宽度测定10点的平均值。

〔导电通路〕

多个导电通路由导电材料构成。

<导电材料>

构成导电通路的导电材料，只要电阻率为103ω·cm以下的材料，则并无特别限定，作为其具体例，优选例示金(au)、银(ag)、铜(cu)、铝(al)、镁(mg)、镍(ni)、铟掺杂锡氧化物(ito)等。

其中，从导电性的观点而言，优选铜、金、铝及镍，更优选铜及金。

<突出部分>

通过压接等方法电连接或物理接合各向异性导电性部件与电极时，从能够充分确保突出部分在倒塌的情况下的面方向的绝缘性的理由而言，导电通路的突出部分的纵横比(突出部分的高度/突出部分的直径)优选为0.5以上且小于50，更优选为0.8～20，进一步优选为1～10。

并且，从追随作为连接对象的半导体部件的表面形状的观点而言，导电通路的突出部分的高度如上述，优选为20nm以上，更优选为100nm～500nm。

导电通路的突出部分的高度是指，利用电解发射型扫瞄电子显微镜以2万倍的倍率观察各向异性导电性部件的截面，并对导电通路的突出部分的高度测定10点的平均值。

导电通路的突出部分的直径是指，利用电解发射型扫瞄电子显微镜观察各向异性导电性部件的截面，并对导电通路的突出部分的直径测定10点的平均值。

<其他形状>

导电通路为柱状，导电通路的直径d与突出部分的直径相同，优选超过5nm且10μm以下，更优选为20nm～1000nm，进一步优选为100nm以下。

并且，导电通路在通过绝缘性基材相互电绝缘的状态下存在，但其密度优选为2万个/mm²以上，更优选为200万个/mm²以上，进一步优选为1000万个/mm²以上，尤其优选为5000万个/mm²以上，最优选为1亿个/mm²以上。

另外，相邻的各导电通路的中心之间的距离p优选为20nm～500nm，更优选为40nm～200nm，进一步优选为50nm～140nm。

[树脂层]

树脂层例如可以设置在绝缘性基材的表面及背面，而埋设上述导电通路。树脂层能够使用与后述ncp(nonconductivepaste，非导电胶)相同的树脂层。并且，树脂层也可以是具有接合的功能的部件。

<形状>

从保护导电通路的理由而言，树脂层的厚度大于导电通路的突出部分的高度，优选为1μm～5μm。

[层叠器件的其他制造方法]

接着，作为层叠器件的制造方法，对基于晶片上的芯片(chip-on-wafer)的制造方法进行说明。

基于晶片上的芯片的制造方法中，作为导电部件使用半导体元件及半导体晶片。首先，对半导体元件及半导体晶片进行说明。

图16是表示本发明的实施方式的接合体中所使用的半导体元件的对准标记的一例的示意性立体图。

如图16所示，在半导体元件14的表面14a例如在元件区域50与元件区域50的各自的角上设置有对准标记52。在半导体元件14的表面14a设置有4个对准标记52。并且，在表面14a设置有图3所示的端子30。表面14a与第一半导体晶片60(参考图17)的表面60a(参考图17)对置。

另外，对准标记52可以设置至少两个。如后述，例如，在元件区域50设置各向异性导电性部件15的情况下，为了轻易识别对准标记52，优选对准标记52设置于元件区域50的外部。

图17是表示本发明的实施方式的接合体中所使用的第一半导体晶片的对准标记的一例的示意图。

如图17所示，第一半导体晶片60具备多个元件区域62。元件区域62的四角分别设置有对准标记64。在元件区域62设置有总计4个对准标记64。元件区域62为接合半导体元件14的区域。在元件区域62接合半导体元件14的元件区域50而构成层叠器件10。另外，对准标记64为与上述对准标记52相同的结构。对准标记64设置至少两个即可。

图18～图21按工序顺序表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第3例的示意图。图18～图21中，对与图1～图6所示的层叠器件10及半导体元件12、14相同的结构物标注相同的符号而省略对其详细的说明。

使用第一半导体晶片60的对准标记64(参考图17)及半导体元件14的对准标记52(参考图16)进行第一半导体晶片60及半导体元件14的对准。

关于使用了对准标记的对准，例如同时拍摄第一半导体晶片60的对准标记64(参考图17)及半导体元件14的对准标记52(参考图16)，基于第一半导体晶片60的对准标记64(参考图17)的图像及半导体元件14的对准标记52(参考图16)的图像，求出第一半导体晶片60的对准标记64(参考图17)的位置信息及半导体元件14的对准标记52(参考图16)的位置信息来进行对准。

另外，关于对准，能够针对第一半导体晶片60的对准标记64(参考图17)的图像或反射图像及半导体元件14的对准标记52(参考图16)的图像或反射图像得到数字图像数据，则其结构并无特别限定，能够适当利用公知的摄像装置。

如图18所示，对准了第一半导体晶片60及半导体元件14之后，在第一半导体晶片60及半导体元件14之间例如第一半导体晶片60的表面60a设置临时固定部件13。

临时固定部件13设置于每个半导体元件14中即可，但是并不限定于此，例如也可以在第一半导体晶片60的表面60a的整面设置临时固定部件13。

如图19所示，使半导体元件14与第一半导体晶片60的表面60a靠近而接触，在对准第一半导体晶片60及半导体元件14的状态下使用临时固定部件13对所有的半导体元件14进行临时固定。该临时固定的状态为层叠体19。

接着，去除临时固定部件13。临时固定部件13的去除方法将在后面叙述。

接着，以无临时固定部件13而临时固定的状态下，例如在预先确定的接合条件下，使所有的半导体元件14一同与第一半导体晶片60接合。由此，半导体元件14的元件区域50(参考图16)与第一半导体晶片60的元件区域(未图示)接合，半导体元件14与第一半导体晶片60成为彼此确保电导通的状态，如图20所示，构成半导体元件14与第一半导体晶片60的接合体17。

接着，例如通过切割或激光划线等，对接合图20所示的半导体元件14的第一半导体晶片60如图21所示那样按每一元件区域进行切片化。由此，能够得到接合半导体元件12与半导体元件14的层叠器件10。

另外，关于切片化，并不限定于切割，也可以使用激光划线。

并且，使半导体元件12与第一半导体晶片60接合的工序中，临时固定多个半导体元件14之后，全部一同接合，但是并不限定于此，也可以使半导体元件14逐个与第一半导体晶片60接合。

关于上述半导体元件14及第一半导体晶片60的输送及选择等以及临时固定及正式接合，能够通过使用公知的半导体制造装置来实现。

另外，如上所述一同进行接合，由此能够降低工作时间，从而能够提高生产率。

接合方法并无特别限定于上述方法，能够使用dbi(directbondinterconnect，直接键合互连)及sab(surfaceactivatedbond，表面活化键合)。

上述dbi中，在半导体元件14及第一半导体晶片60上层叠硅氧化膜，实施化学机械研磨。之后，通过等离子体处理使硅氧化膜界面活性化，并通过使半导体元件14及第一半导体晶片60接触来接合两者。

上述sab中，在真空中对半导体元件14及第一半导体晶片60的各接合面进行表面处理而使其活性化。在该状态下，在常温环境下使半导体元件14及第一半导体晶片60接触来接合两者。表面处理中使用氩气等惰性气体的离子照射或中性原子射束照射。

临时固定时，以检查第一半导体晶片60及半导体元件14来预先分离良品与不良品的方式，仅将半导体元件14的良品与第一半导体晶片60内的良品部分接合，由此能够降低制造损失。将保证质量的良品的半导体元件称为kgd(knowngooddie，已知合格之晶片)。

另外，关于设置临时固定部件13的时刻，以第一半导体晶片60及半导体元件14的对准之后进行了说明，但是只要临时固定部件13不妨碍对准标记的检测，则也可以在对准之前设置临时固定部件13。以下所说明的层叠器件10的制造方法中，设置临时固定部件13的时刻可以是对准之前或之后。

并且，作为设置临时固定部件13的方法，能够在预定的位置设置临时固定部件13，则该方法并无特别限定。例如，临时固定部件13为液体或固定，则在大气环境下在预定的场所供给临时固定部件13。为了提高生产率，考虑临时固定部件13的供给的容易性，则优选临时固定部件13在温度23℃下为液体。

另外，层叠器件10如上所述存在具有3个半导体元件12、14、16的结构。该种情况下，将半导体元件14设为在背面14b具有端子(未图示)及对准标记(未图示)的结构。并且，将与半导体元件14接合的半导体元件16设为在表面16a具有元件区域(未图示)及对准标记(未图示)的结构。

图22～图25是按工序顺序表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第4例的示意图。图22～图25中，对与图18～图21相同的结构物标注相同的符号而省略对其详细的说明。

如图19所示，在所有的半导体元件14临时固定于第一半导体晶片60的元件区域的状态下，如图22所示那样使用半导体元件14的背面14b的对准标记(未图示)及半导体元件16的对准标记(未图示)，相对于半导体元件14进行半导体元件16的对准。并且，在半导体元件14与半导体元件16之间，例如在半导体元件14的背面14b配置临时固定部件13。使半导体元件16与半导体元件14靠近而接触，通过临时固定部件13临时固定半导体元件14及半导体元件16。由此，在对准第一半导体晶片60、半导体元件14及半导体元件16的状态下通过临时固定部件13进行临时固定。该临时固定的状态为层叠体(未图示)。

接着，去除临时固定部件13。临时固定部件13的去除方法将在后面叙述。另外，使用了临时固定部件13的临时固定并不限定于在图19所示的状态进行。

例如，准备第一半导体晶片60、半导体元件14及半导体元件16，如图23所示，使用对准标记进行第一半导体晶片60、半导体元件14及半导体元件16的对准。对准之后，在第一半导体晶片60与半导体元件14之间，例如在第一半导体晶片60的表面60a设置临时固定部件13。在半导体元件14与半导体元件16之间，例如在半导体元件14的背面14b设置临时固定部件13。

例如在第一半导体晶片60使半导体元件14及半导体元件16靠近而接触，在对准第一半导体晶片60、半导体元件14及半导体元件16的状态下，通过临时固定部件13进行临时固定。

如上所述，去除临时固定部件13之后，第一半导体晶片60、半导体元件14及半导体元件16在对准而临时固定的状态下进行接合。由此，第一半导体晶片60、半导体元件14及半导体元件16成为彼此确保电导通的状态，如图24所示，构成第一半导体晶片60、半导体元件14及半导体元件16的接合体17。

接着，例如通过切割或激光划线等，如图25所示那样对图24所示的接合有半导体元件14及半导体元件16的第一半导体晶片60按每一元件区域进行切片化。由此，能够得到接合半导体元件12及半导体元件14的层叠器件10。另外，切片化能够利用上述方式。

接着，对使用了基于晶片上的芯片的各向异性导电性部件15的层叠器件10的制造方法进行说明。

使用各向异性导电性部件15的层叠器件10的制造方法例如使用图26所示的半导体元件14。

图26是表示本发明的实施方式的接合体中所使用的半导体元件的对准标记的另一例的示意性立体图。

图26所示的半导体元件14中，在表面14a的元件区域(未图示)上设置有各向异性导电性部件15。与图16所示的半导体元件14同样地，在半导体元件14的表面14a，在四角设置有对准标记52，设置有总计4个对准标记52。对准标记52设置至少两个即可。并且，在表面14a设置有图3所示的端子30。

其中，图27～图30是按工序顺序表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第5例的示意图。图27～图30中，对与图18～图21相同的结构物标注相同的符号而省略对其详细的说明。

与上述图18～图21所示的层叠器件10的制造方法的第3例相比，不同点在于使用了各向异性导电性部件15的层叠器件10的制造方法的第5例在半导体元件14设置有各向异性导电性部件15，除此以外的工序与使用了各向异性导电性部件15的层叠器件10的制造方法相同。

如图27所示，在第一半导体晶片60的表面60a朝向各向异性导电性部件15配置半导体元件14，使用对准标记进行对准，在该状态下，将临时固定部件13设置于第一半导体晶片60的表面60a。临时固定部件13也可以如上所述设置于第一半导体晶片60的表面60a整面。

接着，如图28所示，在对准第一半导体晶片60及设置有各向异性导电性部件15的半导体元件14的状态下，通过临时固定部件13进行临时固定。该临时固定的状态为层叠体(未图示)。

接着，去除临时固定部件13。临时固定部件13的去除方法将在后面叙述。

接着，在不存在临时固定部件13的状态下，在预先确定的接合条件下隔着各向异性导电性部件15来接合第一半导体晶片60及半导体元件14。由此，半导体元件14、各向异性导电性部件15及第一半导体晶片60成为彼此确保电导通的状态，如图29所示，构成半导体元件14、各向异性导电性部件15及第一半导体晶片60的接合体17。该种情况下，在不存在临时固定部件13的状态下进行接合，因此不存在阻碍导电者而电阻变小。

接着，例如通过切割或激光划线等，如图30所示那样对图29所示的接合有半导体元件14及各向异性导电性部件15的第一半导体晶片60按每一元件区域进行切片化。由此，能够得到接合半导体元件12、各向异性导电性部件15及半导体元件14的层叠器件10。另外，切片化能够利用上述方式。

另外，将半导体元件12与元件区域接合的工序中，临时固定多个半导体元件14之后，全部一同接合，但是并不限定于此，也可以使半导体元件14逐个与第一半导体晶片60的元件区域接合。如上所述一同进行接合，由此能够降低工作时间，并能够提高生产率。

并且，如图27所示，并不限定于使用设置有各向异性导电性部件15的半导体元件14及第一半导体晶片60，在第一半导体晶片60与各向异性导电性部件15之间设置临时固定部件13，半导体元件14也可以是未设置各向异性导电性部件15的结构。

图31是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第5例的第1变形例的一工序的示意图，图32是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第5例的第2变形例的一工序的示意图。图31及图32中，对与图26～图30所示的临时固定部件13、半导体元件14、各向异性导电性部件15及第一半导体晶片60相同的结构物标注相同的符号而省略对其详细的说明。

如图31所示，半导体元件14与各向异性导电性部件15分体设置。夹着各向异性导电性部件15，使半导体元件14及第一半导体晶片60对置而配置。在半导体元件14与各向异性导电性部件15之间配置临时固定部件13，在各向异性导电性部件15与第一半导体晶片60之间配置临时固定部件13。此时，对准半导体元件14、各向异性导电性部件15及第一半导体晶片60。

该种情况下，接着，在对准第一半导体晶片60、各向异性导电性部件15及半导体元件14的状态下通过临时固定部件13进行临时固定。该临时固定的状态为层叠体(未图示)。如上所述，去除临时固定部件13。接着，在不存在临时固定部件13的状态下，在预先确定的接合条件下隔着各向异性导电性部件15来接合第一半导体晶片60及半导体元件14。如上述图29所示，构成半导体元件14、各向异性导电性部件15及第一半导体晶片60的接合体17。接着，如图30所示，通过进行切片化，能够得到接合半导体元件12、各向异性导电性部件15及半导体元件14的层叠器件10。

夹着各向异性导电性部件15，使半导体元件14及第一半导体晶片60对置而配置，对准之后，在半导体元件14与各向异性导电性部件15之间配置临时固定部件13，在各向异性导电性部件15与第一半导体晶片60之间配置临时固定部件13。此时，如图32所示，也可以在第一半导体晶片60的表面60a的整面设置临时固定部件13。该种情况下，如上所述，在对准的状态下通过临时固定部件13进行临时固定之后，去除临时固定部件13。接着，在不存在临时固定部件13的状态下，在预先确定的接合条件下隔着各向异性导电性部件15来接合第一半导体晶片60及半导体元件14。如上述图29所示，构成半导体元件14、各向异性导电性部件15及第一半导体晶片60的接合体17。接着，如图30所示，通过进行切片化，能够得到接合半导体元件12、各向异性导电性部件15及半导体元件14的层叠器件10。

如上所述，制造具有3个半导体元件12、14、16的结构的层叠器件10的情况下，如上所述，将半导体元件14设为在背面14b具有端子(未图示)及对准标记(未图示)的结构。并且，将与半导体元件14接合的半导体元件16设为在表面16a具有元件区域(未图示)及对准标记(未图示)的结构。在半导体元件16上与半导体元件14同样地预先设置有各向异性导电性部件15。

其中，图33～图36是按工序顺序表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第6例的示意图。图33～图36中，对与图22～图25相同的结构物标注相同的符号而省略对其详细的说明。

如图28所示，在所有的半导体元件14与第一半导体晶片60的元件区域临时固定的状态下，如图33所示，使用半导体元件14的背面14b的对准标记(未图示)及半导体元件16的对准标记(未图示)，相对于半导体元件14进行半导体元件16的对准。并且，在半导体元件14的背面14b配置临时固定部件13。使半导体元件16与半导体元件14靠近而接触，通过临时固定部件13临时固定半导体元件14及设置有各向异性导电性部件15的半导体元件16。由此，在对准第一半导体晶片60、设置有各向异性导电性部件15的半导体元件14及设置有各向异性导电性部件15的半导体元件16的状态下通过临时固定部件13进行临时固定。该临时固定的状态为层叠体(未图示)。

接着，去除临时固定部件13。临时固定部件13的去除方法将在后面叙述。另外，使用了临时固定部件13的临时固定并不限定于在图29所示的状态下进行。

例如，准备第一半导体晶片60、设置有各向异性导电性部件15的半导体元件14及设置有各向异性导电性部件15的半导体元件16，如图34所示，使用对准标记进行第一半导体晶片60、半导体元件14及半导体元件16的对准。对准之后，在第一半导体晶片60与设置有各向异性导电性部件15的半导体元件14之间，例如在第一半导体晶片60的表面60a设置临时固定部件13。在设置有各向异性导电性部件15的半导体元件14与设置有各向异性导电性部件15的半导体元件16之间，例如在半导体元件14的背面14b设置临时固定部件13。

例如，使设置有各向异性导电性部件15的半导体元件14及设置有各向异性导电性部件15的半导体元件16靠近第一半导体晶片60而接触，在对准第一半导体晶片60、设置有各向异性导电性部件15的半导体元件14及设置有各向异性导电性部件15的半导体元件16的状态下通过临时固定部件13进行临时固定。

如上所述，去除临时固定部件13之后，在对准第一半导体晶片60、设置有各向异性导电性部件15的半导体元件14及设置有各向异性导电性部件15的半导体元件16而临时固定的状态下进行接合。由此，第一半导体晶片60、各向异性导电性部件15、半导体元件14、各向异性导电性部件15及半导体元件16成为彼此确保电导通的状态，如图35所示，构成第一半导体晶片60、各向异性导电性部件15、半导体元件14、各向异性导电性部件15及半导体元件16的接合体17。

接着，例如通过切割或激光划线等，如图36所示那样对图35所示的接合有半导体元件14及半导体元件16的第一半导体晶片60按每一元件区域进行切片化。由此，能够得到接合半导体元件12及半导体元件14的层叠器件10。另外，切片化能够利用上述方式。

并且，如图34所示，使用设置有各向异性导电性部件15的半导体元件14及第一半导体晶片60，并不限定于在各向异性导电性部件15与半导体元件14之间设置临时固定部件13且在第一半导体晶片60与各向异性导电性部件15之间设置临时固定部件13，半导体元件14也可以是未设置各向异性导电性部件15的结构。

图37是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第6例的第1变形例的一工序的示意图，图38是表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第6例的第2变形例的一工序的示意图。图37及图38中，与图31～图36所示的临时固定部件13、半导体元件14、各向异性导电性部件15、半导体元件16及第一半导体晶片60相同的结构物标注相同的符号而省略对其详细的说明。

如图37所示，半导体元件14及各向异性导电性部件15分体设置。夹着各向异性导电性部件15使半导体元件14及第一半导体晶片60对置而配置，且使各向异性导电性部件15、半导体元件14及半导体元件16对置而配置。

在半导体元件16与各向异性导电性部件15之间、在半导体元件14与各向异性导电性部件15之间、在各向异性导电性部件15与第一半导体晶片60之间分别配置临时固定部件13。此时，对准第一半导体晶片60、各向异性导电性部件15、半导体元件14、各向异性导电性部件15及半导体元件16。

该种情况下，接着，在对准第一半导体晶片60、各向异性导电性部件15、半导体元件14、各向异性导电性部件15及半导体元件16的状态下通过临时固定部件13进行临时固定。该临时固定的状态为层叠体(未图示)。如上所述，去除临时固定部件13。接着，在不存在临时固定部件13的状态下，在预先确定的接合条件下隔着各向异性导电性部件15接合第一半导体晶片60、半导体元件14及半导体元件16。如上述图35所示，构成半导体元件16、各向异性导电性部件15、半导体元件14、各向异性导电性部件15及第一半导体晶片60的接合体17。接着，如图36所示，通过进行切片化，能够得到接合半导体元件12、各向异性导电性部件15、半导体元件14、各向异性导电性部件15及半导体元件16的层叠器件10。

夹着各向异性导电性部件15使半导体元件14及第一半导体晶片60对置而配置，夹着各向异性导电性部件15使半导体元件14及半导体元件16对置而配置且对准。接着，在半导体元件16与各向异性导电性部件15之间、在半导体元件14与各向异性导电性部件15之间、在各向异性导电性部件15与第一半导体晶片60之间分别配置临时固定部件13。此时，如图38所示，也可以在第一半导体晶片60的表面60a的整面设置临时固定部件13。该种情况下，如上所述，在对准的状态下通过临时固定部件13临时固定之后，去除临时固定部件13。接着，在不存在临时固定部件13的状态下，在预先确定的接合条件下隔着各向异性导电性部件15接合第一半导体晶片60、半导体元件14及半导体元件16。如上述图35所示，构成半导体元件16、各向异性导电性部件15、半导体元件14、各向异性导电性部件15及第一半导体晶片60的接合体17。接着，如图36所示，通过进行切片化，能够得到接合半导体元件12、各向异性导电性部件15、半导体元件14、各向异性导电性部件15及半导体元件16的层叠器件10。

接着，对基于晶片上晶片(wafer-on-wafer)的层叠器件10的制造方法进行说明。

图39～图41是按工序顺序表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第7例的示意图。图39～图41中，对与图18～图21相同的结构物标注相同的符号而省略对其详细的说明。

层叠器件的制造方法的第7例是图1所示的层叠器件10的制造方法。

层叠器件10的制造方法的第7例中，代替半导体元件14使用第二半导体晶片70，除此以外，与图18～图21所示的层叠器件10的制造方法的第3例相同。因此，省略对与层叠器件的制造方法的第1例共同的制造方法的详细说明。

首先，准备第一半导体晶片60及具备多个元件区域(未图示)及对准标记(未图示)的第二半导体晶片70。元件区域设置于第二半导体晶片70的表面70a。

接着，如图39所示，使第一半导体晶片60的表面60a及第二半导体晶片70的表面70a对置。并且，使用第一半导体晶片60的对准标记及第二半导体晶片70的对准标记，进行相对于第一半导体晶片60的第二半导体晶片70的对准。

接着，在第一半导体晶片60与第二半导体晶片70之间，例如在第一半导体晶片60的表面60a配置临时固定部件13。

接着，在对准第一半导体晶片60及第二半导体晶片70的状态下通过临时固定部件13进行临时固定。

接着，去除临时固定部件13。临时固定部件13的去除方法将在后面叙述。

接着，在不存在临时固定部件13的状态下，在预先确定的接合条件下接合第一半导体晶片60及第二半导体晶片70。由此，第一半导体晶片60及第二半导体晶片70成为彼此确保电导通的状态，构成图40所示的第一半导体晶片60与第二半导体晶片70的接合体17。该种情况下，在不存在临时固定部件13的状态下进行接合，因此不存在阻碍导电者而电阻变小。

接着，如图40所示，在接合第一半导体晶片60及第二半导体晶片70的状态下，例如通过切割或激光划线等按每一元件区域进行切片化。由此，如图41所示，能够得到接合半导体元件12及半导体元件14的层叠器件10。如上所述，使用晶片上晶片也能够得到层叠器件10。另外，切片化能够利用上述方式。

并且，如图40所示，在接合第一半导体晶片60及第二半导体晶片70的状态下，若第一半导体晶片60及第二半导体晶片70中有需要减薄的半导体晶片，则能够通过化学机械研磨(cmp：chemicalmechanicalpolishing)等减薄。

层叠器件的制造方法的第7例中，以层叠半导体元件12及半导体元件14的两层结构为例来进行了说明，但是并不限定于此，当然也可以是3层以上。该种情况下，在第二半导体晶片70的背面70b设置对准标记(未图示)及元件区域(未图示)。背面70b的端子(未图示)与表面70a的元件区域电连接。通过将第二半导体晶片70设为上述结构，对准第3半导体晶片(未图示)之后，在第二半导体晶片70与第3半导体晶片之间、例如第二半导体晶片70的背面70b设置临时固定部件13，且使用临时固定部件13进行临时固定。并且，通过去除临时固定部件13来接合第3半导体晶片，能够得到3层以上的层叠器件10。

接着，对基于晶片上晶片(wafer-on-wafer)的具有各向异性导电性部件15的层叠器件10的制造方法进行说明。

图42～图44是按工序顺序表示本发明的实施方式的接合体的一例的层叠器件的制造方法的第8例的示意图。图42～图44中，对与图39～图41相同的结构物标注相同的符号而省略对其详细的说明。

层叠器件的制造方法的第8例是图8所示的层叠器件10的制造方法。

与图39～图41所示的层叠器件10的制造方法的第7例相比，在层叠器件的制造方法的第8例中，隔着各向异性导电性部件15接合第一半导体晶片60及第二半导体晶片70，除此以外，与层叠器件的制造方法的第7例相同。因此，省略对与层叠器件的制造方法的第3例共同的制造方法的详细说明。并且，关于各向异性导电性部件15如上述说明，因此省略其详细说明。

首先，与层叠器件10的制造方法的第7例同样地，准备第一半导体晶片60及具备多个元件区域(未图示)及对准标记(未图示)的第二半导体晶片70。在第一半导体晶片60的表面60a或第二半导体晶片70的表面70a中的任一表面设置各向异性导电性部件15即可，但是图42中，在第二半导体晶片70的表面70a设置有各向异性导电性部件15。

接着，如图42所示，使第一半导体晶片60的表面60a及第二半导体晶片70的表面70a对置。并且，使用第一半导体晶片60的对准标记及第二半导体晶片70的对准标记，进行相对于第一半导体晶片60的第二半导体晶片70的对准。

接着，在第一半导体晶片60与第二半导体晶片70之间，例如在第一半导体晶片60的表面60a配置临时固定部件13。

接着，在对准第一半导体晶片60及设置有各向异性导电性部件15的第二半导体晶片70的状态下通过临时固定部件13进行临时固定。

接着，去除临时固定部件13。临时固定部件13的去除方法将在后面叙述。

接着，在不存在临时固定部件13的状态下，在预先确定的接合条件下接合第一半导体晶片60、各向异性导电性部件15及第二半导体晶片70。由此，第一半导体晶片60、各向异性导电性部件15及第二半导体晶片70成为彼此确保电导通的状态，构成图43所示的第一半导体晶片60、各向异性导电性部件15、第二半导体晶片70的接合体17。该种情况下，在不存在临时固定部件13的状态下接合，因此不存在阻碍导电者而电阻变小。

接着，如图44所示，在接合第一半导体晶片60及设置有各向异性导电性部件15的第二半导体晶片70的状态下，例如通过切割或激光划线等按每一元件区域进行切片化。由此，能够得到隔着图44所示的各向异性导电性部件15接合半导体元件12及半导体元件14的层叠器件10。如上所述，使用晶片上晶片也能够得到层叠器件10。另外，切片化能够利用上述方式。

并且，如图44所示，在接合第一半导体晶片60及第二半导体晶片70的状态下，若第一半导体晶片60及第二半导体晶片70之中有需要减薄的半导体晶片，则能够通过化学机械研磨(cmp：chemicalmechanicalpolishing)等减薄。

层叠器件的制造方法的第8例中，以层叠半导体元件12及半导体元件14的两层结构为例进行了说明，但是并不限定于此，如上所述，当然也可以是3层以上。该种情况下，在第二半导体晶片70的背面70b设置对准标记(未图示)及元件区域(未图示)。背面70b的端子(未图示)与表面70a的元件区域电连接。通过将第二半导体晶片70设为上述结构，对准第3半导体晶片(未图示)之后，在第二半导体晶片70与第3半导体晶片之间，例如在第二半导体晶片70的背面70b设置临时固定部件13，且使用临时固定部件13进行临时固定。并且，通过去除临时固定部件13来接合第3半导体晶片，从而能够得到3层以上的层叠器件10。

如上所述，通过使用最后被去除的临时固定部件13而临时固定，能够防止因临时固定部件13的接合不良。

另外，如上所述，通过将层叠器件10设为设置各向异性导电性部件15的结构，即使在半导体元件存在凹凸，也能够通过将突出部分42a及突出部分42b用作缓冲层来吸收凹凸。突出部分42a及突出部分42b作为缓冲层而发挥功能，因此关于半导体元件中具有元件区域的面，不需要高的表面品质。因此，不需要研磨等平滑处理，能够抑制生产成本，且能够缩短生产时间。

并且，使用晶片上的芯片能够制造层叠器件10，因此仅将半导体晶片的良品与半导体晶片内的良品部分接合，由此能够维持产品率，并能够降低制造损失。

接着，对设置有各向异性导电性部件15的半导体元件14进行说明。

设置有上述各向异性导电性部件15的半导体元件14能够使用图15所示的各向异性导电材料49的各向异性导电性部件15及具备多个元件区域(未图示)的半导体晶片来形成。在元件区域如上所述设置有用于对准的对准标记(未图示)及端子(未图示)。各向异性导电材料49中，各向异性导电性部件15形成为与元件区域对准的图案。

首先，施加预先确定的压力，加热到预先确定的温度，保持预先确定的时间，将各向异性导电材料49的各向异性导电性部件15与半导体晶片的元件区域接合。

接着，去除各向异性导电材料49的支撑体47，仅将各向异性导电性部件15与半导体晶片接合。该种情况下，对各向异性导电材料49加热到预先确定的温度，降低剥离层44的离型剂46的接着力，以各向异性导电材料49的剥离层44为起点去除支撑体47。接着，对半导体晶片按每一元件区域进行切片化，从而得到多个半导体元件14。

另外，以设置有各向异性导电性部件15的半导体元件14为例进行了说明，但是关于设置有各向异性导电性部件15的半导体元件16、设置有各向异性导电性部件15的第二半导体晶片70，也与设置有各向异性导电性部件15的半导体元件14相同，能够设置各向异性导电性部件15。

虽然使用了预先设置有各向异性导电性部件15的半导体元件14、预先设置有各向异性导电性部件15的第一半导体晶片60及预先设置有各向异性导电性部件15的第二半导体晶片70，但是并不限定于此，也能够单独配置各向异性导电性部件15来制造层叠器件10。

以下，更具体地对接合体的制造方法进行说明。

〔临时固定工序〕

临时固定工序的临时固定是指，在相对于经接合的对象物进行对准的状态下将其固定于接合的对象物上。临时固定保持对准的状态，但不是永久固定的状态。临时固定时，使用临时固定部件，并利用临时固定部件的表面张力，彼此临时固定至少两个导电部件。

临时固定工序中，使至少两个导电性部件靠近而接触，由此实施临时固定。该种情况下，导电性部件的加压条件并无特别限定，但是优选为10mpa以下，更优选为5mpa以下，尤其优选为1mpa。

同样地，临时固定工序中的温度条件并无特别限定，但是优选为0℃～300℃，更优选为10℃～200℃，尤其优选为常温(23℃)～100℃。另外，在临时固定工序的温度高于临时固定部件的沸点的情况下，临时固定工序中，去除临时固定部件，同时实施临时固定工序及去除工序。

如包括上述半导体元件14、半导体元件16及第一半导体晶片60在内临时固定各自的半导体元件彼此的临时固定工序中，能够使用torayengineeringco.，ltd.、shibuyakogyoco.，ltd.、shinkawaltd.及yamahamotorco.，ltd.等各公司的装置。

〔临时固定部件〕

临时固定部件为利用表面张力来彼此临时固定至少两个导电部件的部件，最后被去除。因此，在接合体例如层叠器件10不存在临时固定部件13。如上所述临时固定部件最后被去除，因此例如使其气化后去除的情况下，优选未残留成分。

临时固定部件在温度23℃下优选为液体，该种情况下，液体的沸点优选为50℃以上且250℃以下。临时固定部件为液体或固体的情况下，并不限定于单一组成，也可以是混合物。

另外，在温度23℃下为液体是基于物性数据。

临时固定部件为在温度23℃下是液体，则在大气压下，容易将临时固定部件供给于预先确定的场所，因此优选。但是，作为供给临时固定部件的设备也能够使用供给液滴的公知的设备，例如能够使用喷墨法供给临时固定部件。通过利用多头的喷墨，在wafer-on-chip的情况下，在半导体晶片的表面的元件区域能够良好地配置临时固定部件。

临时固定部件若在温度23℃下为液体，则表示接合之后的导电性的电阻变小。另一方面，临时固定部件为在温度23℃下为固体，则表示接合之后的导电性的电阻变大。

并且，若液体的沸点小于50℃，则即使在除了去除工序之外的其他工序中也有可能进行临时固定部件的去除。若液体的沸点超过250℃，则为了气化临时固定部件而将其去除，因此需要高温度，有时通过接合条件无法同时进行接合工序及去除工序。并且，若沸点高，则容易残留临时固定部件，表示接合之后的导电性的电阻变大。关于临时固定部件，优选同时进行接合工序及去除工序，从接合之后的导电性考虑，作为液体的沸点，优选温度60℃以上且180℃以下。

作为临时固定部件，例如能够使用丙酮(沸点56℃)、异丙醇(沸点82℃)、乳酸乙酯(沸点154℃)、乙醇(沸点78℃)、水(沸点100℃)、丙二醇单甲醚乙酸酯(沸点146℃)、乙二醇(沸点197℃)、二乙二醇单丁醚乙酸酯(沸点245℃)、二乙二醇二丁醚(沸点256℃)及叔丁醇(沸点82℃)。

上述临时固定部件的例子中，叔丁醇在温度23℃下为固体，但是除此以外，在温度23℃下为液体。

并且，在温度23℃下为液体的部件中，除了二乙二醇二丁醚(沸点256℃)以外，沸点为250℃以下。另外，沸点均为目录值。

〔去除工序〕

临时固定部件例如如上所述那样，优选在温度23℃下为液体，液体的沸点优选为50℃以上且250℃以下。

临时固定部件13为液体，则作为临时固定部件13的去除方法，可举出使临时固定部件13气化的方法。

使临时固定部件气化的情况下，例如在由临时固定部件13临时固定半导体元件12及半导体元件14的状态下，临时固定部件13配置于蒸发的温度环境或减压环境。

在临时固定部件配置于蒸发的温度环境的情况下，后工序的接合工序在临时固定部件蒸发的温度环境下实施时，在实施接合工序的过程，去除临时固定部件。该种情况下，同时实施去除工序及接合工序。

并且，在配置于减压环境的情况下，后工序的接合工序在减压环境下实施时，在实施接合工序的过程，去除临时固定部件。该种情况下，同时实施去除工序及接合工序。如上所述，同时实施去除工序及接合工序是指在1个工序的实施中实施去除工序及接合工序该两个工序。

通过同时实施去除工序及接合工序，能够更加抑制位置偏离，从而能够更提高导电性部件的对准，例如半导体元件12及半导体元件14的对准的精度。

并且，通过同时实施去除工序及接合工序，能够简化制造方法，且能够简化制造设备，还能够降低工作时间。

作为临时固定部件13的去除方法，除此以外，可举出由气体或填充剂置换临时固定部件的方法。由气体置换临时固定部件的情况下，例如在由临时固定部件13临时固定半导体元件12及半导体元件14的状态下，将临时固定部件配置于减压环境而使其排出。由此，临时固定部件置换成减压环境内的气体。若减压环境内的气体为空气，则临时固定部件置换成空气，若减压环境内的气体为氩气及氮气等惰性气体，则临时固定部件置换成惰性气体。

由填充剂置换临时固定部件13的情况下，使临时固定部件13排出时，代替临时固定部件填充填充剂，由此能够将临时固定部件置换成填充剂。

作为临时固定部件的去除工序，临时固定部件的气化工序及由气体置换临时固定部件的置换工序或由填充剂置换的置换工序之中，只要包含至少一个工序即可。

置换临时固定部件13的气体例如为空气或氩气及氮气等惰性气体。

置换临时固定部件13的填充剂例如为ncp(nonconductivepaste，非导电胶)或底部填充剂(underfill)。以下，对填充剂进行详细说明。

作为填充剂，能够使用含有高分子材料、固化剂、无机填充剂的填充剂。

作为高分子材料，例如可举出双酚a型环氧树脂、双酚f型环氧树脂、苯酚酚醛清漆型环氧树脂、脂环式环氧树脂、硅氧烷基型环氧树脂、联苯型环氧树脂、缩水甘油基酯型环氧树脂、缩水甘油基胺型环氧树脂、乙内酰脲型环氧树脂及含萘环的环氧树脂。环氧树脂组合物中，在此例示的化合物可以单独使用，也可以混合两种以上而使用。(a)成分相对于环氧树脂组合物的总重量优选包含5～30质量％，进一步优选包含12～26质量％。

作为固化剂，例如可举出链状脂肪族胺、环状脂肪族胺、脂肪芳香族胺、芳香族胺。环氧树脂组合物中，在此例示的化合物可以单独使用，也可以混合两种以上而使用。(b)成分的胺基相对于(a)成分的环氧基1当量，优选以0.7～1.5当量的比例包含，进一步优选以0.8～1.2当量的比例包含。

作为无机填充剂，例如可举出二氧化硅(silica)、氧化铝(alumina)、氮化铝、酸化镁、氮化硅、氧化锌、氮化硼。其中，优选二氧化硅、氧化铝、氮化铝。环氧树脂组合物中，在此例示的化合物可以单独使用，也可以混合两种以上而使用。(c)成分相对于环氧树脂组合物的总重量优选包含40～85质量％，进一步优选包含60～80质量％。(c)成分的材料及含量调整成得到所期望的导热率(例如为0.3w/m℃以上，优选为1.0w/m℃以上，进一步优选为1.5w/℃以上)。

填充剂还可以包含胺环氧烷(alkyleneoxide)加成物、硅烷偶联剂等来作为添加剂。

<ncp>

ncp为置换临时固定部件13的填充剂的一例。

ncp优选为例如在50℃～200℃的温度范围内显示流动性，并在200℃以上进行固化。

以下，对ncp的组成进行说明。ncp含有高分子材料。ncp也可以含有抗氧化材料。

<<高分子材料>>

作为ncp中所包含的高分子材料并无特别限定，但是从能够有效地埋设半导体元件、各向异性导电性部件等导电部件的间隙，且更提高导电部件彼此的密接性的理由考虑，优选为热固性树脂。

作为热固性树脂，具体而言，例如可举出环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酯树脂、聚氨基甲酸酯树脂、双马来酰亚胺树脂、三聚氰胺树脂及异氰酸酯系树脂等。

其中，从更加提高绝缘可靠性，耐化学性优异的理由而言，优选使用聚酰亚胺树脂及/或环氧树脂。

<<抗氧化材料>>

作为ncp所含的抗氧化材料，具体而言，例如可举出1，2，3，4-四唑、5-氨基-1，2，3，4-四唑、5-甲基-1，2，3，4-四唑、1h-四唑-5-乙酸、1h-四唑-5-琥珀酸、1，2，3-三唑、4-氨基-1，2，3-三唑、4，5-二氨基-1，2，3-三唑、4-羧基-1h-1，2，3-三唑、4，5-二羧基-1h-1，2，3-三唑、1h-1，2，3-三唑-4-乙酸、4-羧基-5-羧甲基-1h-1，2，3-三唑、1，2，4-三唑、3-氨基-1，2，4-三唑、3，5-二氨基-1，2，4-三唑、3-羧基-1，2，4-三唑、3，5-二羧基-1，2，4-三唑、1，2，4-三唑-3-乙酸、1h-苯并三唑、1h-苯并三唑-5-羧酸、苯并呋喃、2，1，3-苯并噻唑、邻苯二胺、间苯二胺、邻苯二酚、邻氨基苯酚、2-巯基苯并噻唑、2-巯基苯并咪唑、2-巯基苯并恶唑、三聚氰胺及这些的衍生物。

这些中，优选苯并三唑及其衍生物。

作为苯并三唑衍生物，可举出在苯并三唑的苯环具有羟基、烷氧基(例如，甲氧基、乙氧基等)、氨基、硝基、烷基(例如，甲基、乙基、丁基等)、卤原子(例如，氟、氯、溴、碘等)等的取代苯并三唑。并且，还能够举出萘三唑、萘双三唑和同样地取代的取代萘三唑、取代萘双三唑等。

并且，作为ncp所包含的抗氧化材料的其他例子，可举出作为一般的抗氧化剂的、高级脂肪酸、高级脂肪酸铜、酚化合物、烷醇胺、对苯二酚类、铜螯合剂、有机胺、有机铵盐等。

关于ncp所包含的抗氧化材料的含量，并无特别限定，但从防腐效果的观点而言，相对于ncp的总质量优选为0.0001质量％以上，更优选为0.001质量％以上。并且，从在正式接合工艺中获得适当的电阻的理由而言，优选为5.0质量％以下，更优选为2.5质量％以下。

<<迁移防止材料>>

ncp中，从通过捕集可包含在ncp中的金属离子、卤离子以及源自半导体元件及半导体晶片的金属离子，更加提高绝缘可靠性的理由而言，优选含有迁移防止材料。

作为迁移防止材料，例如，能够使用离子交换体，具体而言，能够使用阳离子交换体和阴离子交换体的混合物或仅使用阳离子交换体。

其中，阳离子交换体及阴离子交换体能够分别从例如后述的无机离子交换体及有机离子交换体中适当选择。

((无机离子交换体))

作为无机离子交换体，例如可举出以含水氧化锆为代表的金属的含水氧化物。

作为金属的种类，例如除了锆之外，已知有铁、铝、锡、钛、锑、镁、铍、铟、铬、铋等。

其中，锆系对阳离子的cu²⁺、al³⁺具有交换能力。并且，铁系也对ag⁺、cu²⁺具有交换能力。

同样地，锡系、钛系、锑系为阳离子交换体。

另一者面，铋系对阴离子的cl具有交换能力。

并且，锆系根据条件显示阴离子的交换能力。铝系、锡系也相同。

作为除此以外的无机离子交换体，已知有以磷酸锆为代表的多价金属的酸性盐、以磷钼酸铵为代表的杂多酸盐、不溶性亚铁氰化物等合成物。

这些无机离子交换体的一部分已有市售，例如已知有toagoseico.，ltd.的产品名称为“ixe”中的各种等级。

另外，除了合成品之外，还能够使用如天然物的沸石或蒙脱石等无机离子交换体的粉末。

((有机离子交换体))

有机离子交换体中，作为阳离子交换体，可举出具有磺酸基的交联聚苯乙烯，除此以外，还可举出具有羧酸基、膦酸基或次膦酸基的物质。

并且，作为阴离子交换体，可举出具有季铵基、季鏻基或叔鏻基的交联聚苯乙烯。

关于这些的无机离子交换体及有机离子交换体，考虑欲捕捉的阳离子、阴离子的种类、对该离子的交换容量而适当选择即可。当然，可以混合使用无机离子交换体与有机离子交换体。

电子元件的制造工序中包含加热工艺，因此优选无机离子交换体。

并且，关于迁移防止材料与上述的高分子材料的混合比，例如从机械强度的观点而言，优选将迁移防止材料设为10质量％以下，更优选将迁移防止材料设为5质量％以下，另外，进一步优选将迁移防止材料设为2.5质量％以下。并且，从抑制对半导体元件或半导体晶片与各向异性导电性部件进行接合时的迁移的观点而言，优选将迁移防止材料设为0.01质量％以上。

<<无机填充剂>>

ncp优选含有无机填充剂。

作为无机填充剂，并无特别限定，能够从公知的无机填充剂中适当选择，可举出例如高岭土、硫酸钡、钛酸钡、氧化硅粉末、微粉状氧化硅、气相二氧化硅、无定形二氧化硅、结晶性二氧化硅、熔融二氧化硅、球状二氧化硅、滑石、粘土、碳酸镁、碳酸钙、氧化铝、氢氧化铝、云母、氮化铝、氧化锆、氧化钇、碳化硅、氮化硅等。

接合时，从防止无机填充剂进入导电通路之间，且更加提高导通可靠性的理由而言，优选无机填充剂的平均粒径比各导电通路的间隔更大。

无机填充剂的平均粒径优选为30nm～10μm，更优选为80nm～1μm。

其中，关于平均粒径，将利用激光衍射散射型粒径测定装置(nikkisoco.，ltd.制microtracmt3300)测定的一次粒径设为平均粒径。

<<固化剂>>

ncp也可以含有固化剂。

含有固化剂的情况下，从抑制与连接对象的各向异性导电性部件的表面形状之间的接合不良的观点而言，更优选不使用在常温下为固体的固化剂而含有在常温下为液体的固化剂。

其中，“在常温下为固体”是指，在25℃下为固体，例如，熔融点高于25℃的温度的物质。

作为固化剂，具体而言，可举出例如二氨基二苯甲烷、二氨基二苯砜等芳香族胺、脂肪族胺、4-甲基咪唑等咪唑衍生物、二氰二胺、四甲基胍、硫脲加成胺、甲基六氢邻苯二甲酸酐等羧酸酐、羧酸酰肼、羧酸酰胺、多酚化合物、酚醛清漆树脂、聚硫醇等，从这些固化剂，能够适当选择利用在25℃下为液体的固化剂。另外，关于固化剂，可以单独使用一种，也可以同时使用两种以上。

ncp中，在不损害其特性的范围内，可以含有广泛地通常添加于半导体封装体的树脂绝缘膜中的分散剂、缓冲剂、粘度调节剂等各种添加剂。

〔接合工序〕

如上所述，将接合工序的接合还称为正式接合。正式接合时，举出正式接合时的环境、加热温度、加压力(荷载)及处理时间作为控制因素，但是能够选择应用于所使用的半导体元件等器件的条件。

正式接合中的温度条件并无特别限定，但是优选为高于临时固定的温度的温度，具体而言，更优选为150℃～350℃，尤其优选为200℃～300℃。

并且，正式接合中的加压条件并无特别限定，但是优选为30mpa以下，更优选为0.1mpa～20mpa。

并且，正式接合的时间并无特别限定，但是优选为1秒钟～60分钟，更优选为5秒钟～10分钟。

并且，作为上述正式接合中所使用的装置，例如能够使用mitsubishiheavyindustriesmachinetoolco.，ltd.、bondtechco.，ltd.、pmtcorporation、ayumiindustryco.，ltd.、tokyoelectronlimited(tel)、evg、sussmicrotecag(suss)、musashinoengineeringco.，ltd等各公司的晶片接合装置。

作为正式接合时的环境，包括大气，能够从氮环境等惰性环境及包含真空环境的减压环境中选择。

加热温度并不特别限定于上述，在温度100℃～400℃为止能够进行各种选择，并且关于升温速度，在10℃/分钟～10℃/秒钟为止也能够根据加热台的性能或加热方式来进行选择。关于冷却也相同。并且，也能够逐步加热，也能够分成几个阶段，依次提高加热温度来进行接合。

关于压力(荷载)，也并不特别限定于上述方式，根据接合对象的强度等物理特性等能够选择快速加压或逐步加压。

能够适当设定正式接合时的环境、加热及加压的各个保持时间及变更时间。并且，关于其顺序，也能够适当变更。例如，能够组合如下顺序：在成为真空状态之后进行第一阶段加压，之后进行加热而升温之后进行第二阶段加压而保持一定时间，在卸载的同时进行冷却，并且在成为一定温度以下的段阶下返回到大气下。

这种顺序能够替换成各种组合，可以在大气下加压之后，加热成真空状态，也可以一同进行真空化、加压、加热。将这些组合的例子示于图45～图51。

并且，进行接合时，若使用独立地控制面内的加压分布、加热分布的机构，则能够提高接合的成品率。

关于临时固定，也能够以相同的方式变更，例如通过在惰性环境下进行，能够抑制半导体元件的电极表面的氧化。另外，也能够施加超声波的同时进行接合。

图45～图51是表示实施方式的接合体的正式接合条件的第1例～第7例的图表。图45～图51表示接合时的环境、加热温度、加压力(荷载)及处理时间，符号v表示真空度，符号l表示荷载，符号t表示温度。图45～图51中真空度高是表示压力变低。

关于接合时的环境、加热温度及荷载，例如如图45～图47所示，可以在将压力减压的状态下施加荷载之后，使温度上升。并且，如图48、图50及图51所示，也可以组合施加荷载的时刻及提高温度的时刻。如图49所示，也使温度上升之后，施加荷载。并且，如图48及图49所示，也可以组合压力的减压的时刻及提高温度的时刻。

如图45、图46及图50所示，温度的上升也可以逐步上升，如图51所示，也可以以两个段阶进行加热。如图47及图50所示，荷载也可以逐步施加。

并且，如图45、图47、图49、图50及图51所示，减压压力的时刻可以在进行减压之后施加荷载，如图46及图48所示，也可以组合减压的时刻及施加荷载的时刻。该种情况下，同时并行减压及接合。

(层叠器件)

以下，对作为本发明的实施方式的接合体的一例的层叠器件中具有各向异性导电性部件的层叠器件进一步进行说明。

图52是表示本发明的实施方式的接合体的一例的层叠器件的第5例的示意图，图53是表示本发明的实施方式的接合体的一例的层叠器件的第6例的示意图。

另外，接合体构成层叠器件及层叠器件的一部分。后述半导体元件例如为具有接合体的导电区域且与各向异性导电性部件接合的部件。导电区域相当于负责半导体元件的导电的端子等。

层叠器件10并不限定于上述结构，如图52所示的层叠器件80那样，也可以设为使用内插器87与各向异性导电性部件82，沿层叠方向ds层叠并接合半导体元件84、半导体元件86及半导体元件88，并且电连接的结构。另外，各向异性导电性部件82例如为与上述各向异性导电性部件15相同的结构。

并且，如图53所示的层叠器件80那样，也可以作为光学传感器来发挥功能。图53所示的层叠器件80隔着各向异性导电性部件82沿层叠方向ds层叠半导体元件110及传感器芯片112。并且，在传感器芯片112上设置有透镜114。

在半导体元件110上形成有逻辑电路，只要能够处理由传感器芯片112得到的信号，则其结构并无特别限定。

传感器芯片112具有检测光的光传感器。光传感器只要能够检测光，则并无特别限定，例如可使用ccd(chargecoupleddevice)图像传感器或cmos(complementarymetaloxidesemiconductor)图像传感器。

透镜114只要能够在传感器芯片112进行聚光，则其结构并无特别限定，例如可以使用微透镜。

另外，上述半导体元件84、半导体元件86及半导体元件88具有元件区域(未图示)。包括上述半导体元件12、14、16、第一半导体晶片60、第二半导体晶片70及第3半导体晶片在内，元件区域为用于作为电子元件发挥功能的电容器、电阻及线圈等形成有各种元件结构电路等的区域。元件区域中，例如具有形成有如闪存等存储电路、如微处理器及fpga(field-programmablegatearray，现场可编程门阵列)等逻辑电路的区域、形成有无线标签等通讯模块以及配线的区域。元件区域中，除此以外，也可以形成有发送电路或mems(microelectromechanicalsystems，微机电系统)。mems例如为传感器、致动器及天线等。传感器中例如包括加速度、声音及光等各种传感器。

如上所述，在元件区域形成有元件结构电路等，半导体元件中例如设置有再配线层(未图示)。

层叠器件中，例如能够设为具有逻辑电路的半导体元件及具有存储电路的半导体元件的组合。并且，也可以将半导体元件设为具有所有存储电路，并且，也可以设为全部具有逻辑电路。并且，作为层叠器件80中的半导体元件的组合，也可以是传感器、致动器及天线等、存储电路及逻辑电路的组合，根据层叠器件80的用途等适当确定。

〔半导体元件〕

半导体元件用于上述半导体封装及层叠器件。作为半导体元件，并无特别限定，除了上述方式以外，例如可举出逻辑lsi(largescaleintegration，大规模集成)(例如asic(applicationspecificintegratedcircuit，专用集成电路)、fpga(fieldprogrammablegatearray，现场可编程门阵列)、assp(applicationspecificstandardproduct，专用标准产品)等)、微处理器(例如cpu(centralprocessingunit，中央处理器)、gpu(graphicsprocessingunit，图形处理器)等)、内存(例如dram(dynamicrandomaccessmemory，动态随机存取存储器)、hmc(hybridmemorycube，混合式内存立方)、mram(magneticram，磁存储器)与pcm(phase-changememory，相变存储器)、reram(resistiveram，电阻式存储器)、feram(ferroelectricram：铁电随机存取内存)、闪存(nand(notand，与非)闪存)等)、led(lightemittingdiode，发光二极管)、(例如移动终端的微闪光灯、车载用、投影仪光源、lcd背光源、普通照明等)、功率/器件、模拟ic(integratedcircuit，集成电路)、(例如dc(directcurrent，直流电)-dc(directcurrent)转换器、绝缘栅双极晶体管(igbt)等)、mems(microflectromechanicalsystems，微机电系统)、(例如加速度传感器、压力传感器、振动器、陀螺仪传感器等)、无线(例如、gps(globalpositioningsystem，全球定位系统)、fm(frequencymodulation，调频)、nfc(nearfieldcommunication，近场通讯)、rfem(rfexpansionmodule，射频扩展模块)、mmic(monolithicmicrowaveintegratedcircuit，单片微波集成电路)、wlan(wirelesslocalareanetwork，无线局域网)等)、离散元件、bsi(backsideillumination，背面照明)、cis(contactimagesensor，连接图像传感器)、相机模块、cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)、无源器件、saw(surfaceacousticwave，表面声波)过滤器、rf(radiofrequency，射频)过滤器、rfipd(radiofrequencyintegratedpassivedevices，射频集成无源器件)、bb(broadband，宽带)等。

半导体元件例如由1个完成，并且为半导体元件单体且可以发挥电路或传感器等特定功能。

作为层叠器件，并不限定于在1个半导体元件上接合多个半导体元件的方式即1对多个的方式，也可以是接合多个半导体元件与多个半导体元件的方式即多个对多个的方式。

图54是表示本发明的实施方式的接合体的一例的层叠器件的第7例的示意图，图55是表示本发明的实施方式的接合体的一例的层叠器件的第8例的示意图，图56是表示本发明的实施方式的接合体的一例的层叠器件的第9例的示意图，图57是表示本发明的实施方式的接合体的一例的层叠器件的第10例的示意图。

作为多个对多个的方式，如图54所示，例如例示层叠器件80a，该层叠器件80a为使用各向异性导电性部件82对1个半导体元件84接合半导体元件86及半导体元件88，并且将它们电连接的方式。半导体元件84可以具有内插器功能。

并且，例如在具有内插器功能的器件上还能够层叠具有逻辑电路的逻辑芯片及内存芯片等多个器件。并且，该种情况下，即使按每一个器件各自的电极尺寸不同也能够进行接合。

图55所示的层叠器件80b中，电极118的尺寸并不相同，混合有尺寸不同的电极，但是使用各向异性导电性部件82对1个半导体元件84接合半导体元件86及半导体元件88，并电连接。进而，使用各向异性导电性部件82使半导体元件116与半导体元件86接合，并电连接。横跨半导体元件86及半导体元件88使用各向异性导电性部件82接合半导体元件117并电连接。

并且，如图56所示的层叠器件80c那样，使用各向异性导电性部件82对1个半导体元件84接合半导体元件86及半导体元件88并电连接。进而也能够设为如下结构，即，使用各向异性导电性部件82将半导体元件116及半导体元件117与半导体元件86接合，使用各向异性导电性部件82将半导体元件121与半导体元件88接合并电连接。

如上述的结构的情况下，通过在如包含光导波路的器件表面层叠如vcsel(verticalcavitysurfaceemittinglaser，垂直腔面发射激光器)的发光元件及如cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)图像传感器的受光元件，由此也能够与假设的高频率的硅光子学对应。

例如，如图57所示的层叠器件80d那样，使用各向异性导电性部件82对1个半导体元件84接合半导体元件86及半导体元件88并电连接。进而，使用各向异性导电性部件82将半导体元件116及半导体元件117与半导体元件86接合，使用各向异性导电性部件82将半导体元件121与半导体元件88接合并电连接。在半导体元件84上设置有光导波路123。在半导体元件88上设置有发光元件125，在半导体元件86上设置有受光元件126。从半导体元件88的发光元件125输出的光lo通过半导体元件84的光导波路123，作为射出光ld射出于半导体元件86的受光元件126。由此，能够与上述硅光子学对应。

另外，各向异性导电性部件82中，在相当于光lo及射出光ld的光路的部位形成有孔122。

本发明基本上如上构成。以上，对本发明的接合体的制造方法、临时固定部件及层叠体进行了详细说明，但是本发明并不限定于上述实施方式，在不脱离本发明的主旨的范围内，当然也可以进行各种改良或变更。

实施例

以下，举出实施例进一步详细说明本发明的特征。以下的实施例所示的材料、试剂、物质量、其比例及操作等，只要不脱离本发明的宗旨，则能够适当进行变更。因此，本发明的范围并不限定于以下的实施例。

本实施例中，作为导电性部件接合以下所示的各向异性导电性部件及半导体部件，制作以下所示的实施例1～实施例11以及比较例1及比较例2的接合体，评价了电阻及位置偏离。将电阻及位置偏离的结果示于下述表1中。

以下，对作为评价项目的电阻进行说明。

使用导电电阻，对电阻进行了评价。以下对导电电阻进行说明。

<电阻的评价>

使探针与内插器的菊花链图案部分的引出配线焊盘接触，在大气中进行了导通评价。作为测定装置使用keithley公司sourcemeter来进行电阻值的测定。

根据电阻值的结果，利用以下所示的评价基准进行了评价。将评价结果示于下述表1的电阻的栏中。

“a”：电阻值低于设计电阻的10倍

“b”：电阻值为设计电阻的10倍以上且低于100倍

“c”：电阻值为设计电阻的100倍以上且低于1000倍

“d”：电阻值为设计电阻的1000倍以上

以下，对作为评价项目的位置偏离进行说明。

关于位置偏离，通过基于ir显微镜(infraredmicroscope)的观察评价了对准标记的偏离。

<位置偏离>

使用ir显微镜，对位于对准标记的四方的刻度线偏离的程度进行了评价，该对准标记位于芯片及内插器这两处。根据显微镜观察的结果，由以下所示的基准进行了评价。将评价结果示于下述表1的位置偏离的栏中。

“a”：位置偏离小于5μm

“b”：位置偏离为5μm以上且小于10μm

“c”：位置偏离为10μm以上

对半导体部件使用了teg芯片(testelementgroupchip，测试元件组芯片)。

<teg芯片>

准备了具有cu焊盘的teg芯片及内插器。在这些的内部包含测定导电电阻的菊花链图案和测定绝缘电阻的梳齿图案。这些的绝缘层由sin构成。作为teg芯片准备了芯片尺寸为8mm四方，且电极面积(铜柱)与芯片面积的比例为25％的芯片。将电极的直径设为5μm、高度设为7μm、在电极之间存在的绝缘层的厚度设为2μm。teg芯片相当于半导体部件。内插器在周围包含取出配线，因此准备了尺寸为10mm四方的芯片。

另外，接合时，依次层叠teg芯片、各向异性导电性部件及内插器，使用芯片键合机(db250、shibuyakogyoco.，ltd.制)在温度270℃、10分钟的接合条件下进行了接合。此时通过预先形成在芯片的边角上的对准标记进行对准并接合，以免teg芯片与内插器的cu焊盘的位置偏离。另外，也存在进行接合之前实施了如后述使用临时固定部件进行临时固定的情况。

以下对各向异性导电性部件进行说明。

[各向异性导电性部件]

<铝基板的制作>

使用含有si：0.06质量％、fe：0.30质量％、cu：0.005质量％、mn：0.001质量％、mg：0.001质量％、zn：0.001质量％、ti：0.03质量％，且剩余部分为al与不可避免杂质的铝合金，制备了熔融金属。接着，进行熔融金属处理及过滤，通过dc(directchill，直接冷却)铸造法制作了厚度500mm、宽度1200mm的铸块。

接着，以平均10mm厚度通过面切削机对铸块表面进行切除之后，以550℃均热保持5小时，并在降到温度400℃时，使用热轧机制作出厚度2.7mm的轧板。

另外，使用连续退火机在500℃下进行了热处理之后，利用冷轧完成厚度1.0mm，从而得到了jis(日本工业规格)1050材料的铝基板。

将铝基板形成为直径200mm(8英寸)的晶片状之后，实施了以下所示的各处理。

<电解研磨处理>

使用以下组成的电解研磨液，并在电压25v、液体温度65℃、液体流速3.0m/分钟的条件下，对上述铝基板实施了电解研磨处理。

将阴极设为碳电极，电源使用了gp0110-30r(takasago，ltd.制)。并且，使用旋涡式流量监控器flm22-10pcw(asonecorporation制)来检测了电解液的流速。

(电解研磨液组成)

·85质量％磷酸(wakopurechemicalindustries，ltd.制试剂)660ml

·纯水160ml

·硫酸150ml

·乙二醇30ml

<阳极氧化处理工序>

接着，按照日本特开2007-204802号公报中记载的顺序对电解研磨处理后的铝基板实施了基于自有序化法的阳极氧化处理。

使用0.50mol/l草酸的电解液在电压40v、液体温度16℃、液体流速3.0m/分钟的条件下，对电解研磨处理后的铝基板实施5小时的预阳极氧化处理。

之后，在0.2mol/l铬酸酐、0.6mo]，/l磷酸的混合水溶液(液体温度：50℃)中对预阳极氧化处理后的铝基板实施浸渍12小时的脱膜处理。

之后，使用0.50mol/l草酸的电解液在电压40v、液体温度16℃、液体流速3.0m/分钟的条件下实施3小时45分钟的再阳极氧化处理，从而得到了膜厚30μm的阳极氧化膜。

另外，预阳极氧化处理及再阳极氧化处理中，将阴极均设为不锈钢电极，电源使用了gp0110-30r(takasago，ltd.制)。并且，冷却装置使用了neocoolbd36(yamatoscientificco.，ltd.制)，搅拌加温装置使用了pairstirrerps-100(tokyorikakikaico.，ltd.制)。另外，使用旋涡式流量监控器flm22-10pcw(asonecorporation制)来检测了电解液的流速。

<阻挡层去除工序>

接着，在与上述阳极氧化处理相同的处理液及处理条件下，使电压以电压下降速度0.2v/sec从40v持续下降至0v，并且实施了电解处理(电解去除处理)。

之后，实施了在5质量％磷酸中以30℃浸渍30分钟的蚀刻处理(蚀刻去除处理)，从而去除了存在于阳极氧化膜的微孔底部的阻挡层，并经由微孔露出了铝。

其中，阻挡层去除工序后的存在于阳极氧化膜上的微孔的平均孔径为60nm。另外，通过fe-sem(fieldemission-scanningelectronmicroscope(场致发射扫描电子显微镜))拍摄表面相片(倍率50000倍)并作为测定50点的平均值来计算了平均孔径。

并且，阻挡层去除工序后的阳极氧化膜的平均厚度为80μm。另外，相对于厚度方向用fib(focusedionbeam(聚焦离子束))将阳极氧化膜切削加工，对其截面通过fe-sem拍摄表面相片(倍率50000倍)并作为测定10点的平均值来计算了平均厚度。

并且，存在于阳极氧化膜的微孔的密度为约1亿个/mm²。另外，利用日本特开2008-270158号公报的<0168>及<0169>段中记载的方法，测定并计算了微孔的密度。

并且，存在于阳极氧化膜的微孔的有序度为92％。另外，通过fe-sem拍摄表面相片(倍率20000倍)，并利用日本特开2008-270158号公报的<0024>～<0027>段中记载的方法测定并计算了有序度。

<金属填充工序>

接着，将铝基板作为阴极，将铂作为正极来实施了电解电镀处理。

具体而言，使用以下所示的组成的镀铜液实施恒定电流电解，由此制作了在微孔的内部填充有铜的金属填充微细结构体。

在此，使用yamamoto-msco.，ltd制电镀装置，并使用hokutodenkocorporation制电源(hz-3000)，且在电镀液中进行循环伏安法来确认析出电位之后，在以下所示的条件下，对恒定电流电解实施了处理。

(镀铜液组成及条件)

·硫酸铜100g/l

·硫酸50g/l

·盐酸15g/l

·温度25℃

·电流密度10a/dm²

通过fe-sem观察在微孔内填充了金属之后的阳极氧化膜的表面，观察在1000个微孔中有无因金属引起的封孔来计算了封孔率(封孔微孔的个数/1000个)，其结果为96％。

并且，利用fib对在微孔内填充金属之后的阳极氧化膜向厚度方向进行切削加工，并通过fe-sem对其截面拍摄表面相片(倍率50000倍)来确认了微孔内部，由此确认到被封孔的微孔的内部完全被金属填充。

<基板去除工序>

接着，通过在20质量％氯化汞水溶液(升汞)以20℃浸渍3小时来溶解并去除铝基板，由此制作了金属填充微细结构体。

<修整工序>

在氢氧化钠水溶液(浓度：5质量％、液体温度：20℃)中浸渍了基板去除工序后的金属填充微细结构体，调整浸渍时间，以使突出部分的高度达到500nm，并选择性地溶解铝的阳极氧化膜的表面，接着，进行水洗、干燥而制作了使导电通路即铜圆柱突出的各向异性导电性部件。

(实施例1)

实施例1中，对准上述内插器、各向异性导电性部件及teg芯片之后，在内插器与各向异性导电性部件之间、在各向异性导电性部件与teg芯片之间，配置异丙醇(沸点82℃)作为临时固定部件，通过异丙醇将其临时固定之后，同时实施了异丙醇的去除及接合，从而制作了接合体。并且，实施例1中，接合时，临时固定部件由气体置换。

实施例1中，作为临时固定部件使用了异丙醇，在温度50℃、1分钟的条件下临时固定之后，在温度270℃、10分钟的接合条件下进行了接合，因此接合时沸点82℃的异丙醇气化而被去除。

(实施例2)

实施例2中，与实施例1相比，不同点在于未同时实施临时固定部件的去除工序及接合工序、以及临时固定部件的去除工序为将临时固定部件置换成气体的工序，除此以外，与实施例1相同。

实施例2中，进行临时固定时，在温度150℃、1分钟的条件下进行临时固定，使异丙醇气化而去除之后进行了接合。

(实施例3)

实施例3中，与实施例1相比，不同点在于未同时实施临时固定部件的去除工序及接合工序、以及临时固定部件的去除工序为气化工序，除此以外，与实施例1相同。

实施例3中，进行临时固定时，在温度100℃、1分钟的条件下进行临时固定，使异丙醇气化而去除之后填充填充剂，之后进行了接合。

关于填充剂，使用namicscorporation制u8410-73cf3(商品编号)，向点胶机加入10g的填充剂，在设定为压力130pa、温度100℃的torayengineeringco.，ltd.制真空点胶机(型号：fs2500)中进行了点胶。

(实施例4)

实施例4中，与实施例1相比，不同点在于未同时实施临时固定部件的去除工序及接合工序、以及临时固定部件的去除工序为将临时固定部件置换成填充剂的工序，除此以外，与实施例1相同。

关于填充剂，使用namicscorporation制u8443-14(商品编号)，向点胶机加入10g的填充剂，在设定为压力130pa、温度50℃的torayengineeringco.，ltd.制真空点胶机(型号：fs2500)中，进行了点胶。

(实施例5)

实施例5中，与实施例1相比，不同点在于作为临时固定部件使用了叔丁醇(沸点82℃)，除此以外，与实施例1相同。另外，叔丁醇在温度23℃下为固体。

(实施例6)

实施例6中，与实施例1相比，不同点在于作为临时固定部件使用了二乙二醇二丁醚(沸点256℃)，除此以外，与实施例1相同。另外，二乙二醇二丁醚在温度23℃下为液体。

(实施例7)

实施例7中，与实施例1相比，不同点在于作为临时固定部件使用了丙酮(沸点56℃)，除此以外，与实施例1相同。另外，丙酮在温度23℃下为液体。

(实施例8)

实施例8中，与实施例1相比，不同点在于作为临时固定部件使用了乳酸乙酯(沸点154℃)，除此以外，与实施例1相同。另外，乳酸乙酯在温度23℃下为液体。

(实施例9)

实施例9中，与实施例1相比，不同点在于作为临时固定部件使用了丙二醇单甲醚乙酸酯(沸点146℃)，除此以外，与实施例1相同。另外，丙二醇单甲醚乙酸酯在温度23℃下为液体。

(实施例10)

实施例10中，与实施例1相比，不同点在于作为临时固定部件使用了乙二醇(沸点197℃)，除此以外，与实施例1相同。另外，乙二醇在温度23℃下为液体。

(实施例11)

实施例11中，与实施例1相比，不同点在于作为临时固定部件使用了二乙二醇单丁醚乙酸酯(沸点245℃)，除此以外，与实施例1相同。另外，二乙二醇单丁醚乙酸酯在温度23℃下为液体。

(比较例1)

比较例1中，未使用临时固定部件而接合了teg芯片、各向异性导电性部件及内插器。

(比较例2)

比较例2中，虽然进行了接合，但是与实施例1相比，不同点在于作为临时固定部件使用了ncp(nonconductivepaste)、以及未去除临时固定部件，除此以外，与实施例1相同。

[表1]

如表1所示，与比较例1及比较例2相比，实施例1～实施例11的电阻的结果良好。并且，与未使用临时固定部件的比较例1相比，实施例1～实施例11的位置偏离小。

实施例1中，同时实施临时固定部件的去除工序及接合工序，电阻及位置偏离的评价良好。

实施例2中，将临时固定部件置换成气体，未同时实施临时固定部件的去除工序及接合工序，因此与实施例1相比电阻的评价低。

实施例3中，使临时固定部件气化而去除，未同时实施临时固定部件的去除工序及接合工序，因此与实施例1相比电阻的评价稍低。

实施例4中，将临时固定部件置换成填充剂，未同时实施临时固定部件的去除工序及接合工序，因此与实施例1相比电阻的评价稍低。

实施例5中，临时固定部件在温度23℃下为固体，因此与实施例1相比电阻的评价低。

实施例6中，使用了沸点超过250℃的临时固定部件，因此与实施例1相比电阻及位置偏离的评价低。

实施例7中，临时固定部件在温度23℃下为液体，但是液体的沸点接近50℃，与实施例1相比电阻的评价稍低。

实施例8及实施例9中，临时固定部件在温度23℃下为液体，且液体的沸点为140℃以上且160℃以下，电阻的评价与实施例1相同。

实施例10及实施例11中，临时固定部件为在温度23℃下为液体，但是液体的沸点超过190℃，与实施例1相比电阻的评价稍低。

实施例6、实施例8、实施例9～实施例11中，临时固定部件的沸点超过140℃，比实施例1～5及实施例7的临时固定部件的沸点高。若临时固定部件的沸点高，则位置偏离的评价稍低。

符号说明

10-层叠器件，12、14、16-半导体元件，13-临时固定部件，14a、16a、22a、24a、25a、32a、34a、36a、40a-表面，14b、40b-背面，15-各向异性导电性部件，17-接合体，19-层叠体，20-半导体元件部，21-内插器基板，22、23-电极，24、25-绝缘层，30、30a、30b-端子，30c-端面，32-半导体层，34-再配线层，36-钝化层，37-配线，38-焊盘，39-树脂层，40-绝缘性基材，41-贯穿孔，42-导电通路，42a、42b-突出部分，43-树脂层，44-剥离层，45-支撑层，46-剥离剂，47-支撑体，49-各向异性导电材料，50-元件区域，52-对准标记，60-第一半导体晶片，60a、70a-表面，62-元件区域，64-对准标记，70-第二半导体晶片，70b-背面，80、80a、80b、80c、80d-层叠器件，82-各向异性导电性部件，84、86、88-半导体元件，87-内插器，110、116、117、121-半导体元件，112-传感器芯片，114-透镜，118-电极，122-孔，123-光导波路，125-发光元件，126-受光元件，d-厚度方向，ds-层叠方向，ld-射出光，lo-光，h-厚度，hd-高度，p-中心之间距离，t-厚度，w-导体之间的宽度，x-方向，δ-凹陷量。