1.一种半导体装置，级联连接有结型fet(10)和mosfet(20)，其特征在于，
具备：
上述结型fet，具有源极电极(11)、漏极电极(12)、栅极电极(13)；以及
上述mosfet，具有源极电极(21)、漏极电极(22)、栅极电极(23)，
上述结型fet和上述mosfet将上述结型fet的源极电极与上述mosfet的漏极电极电连接而进行级联连接，
上述结型fet具备：
第1导电型的漂移层(113)；
第1导电型的沟道层(114)，配置在上述漂移层上；
第1导电型的源极层(115)，形成在上述沟道层的表层部，与上述沟道层相比为高杂质浓度；
作为上述栅极电极的第2导电型的栅极层(13)，在上述沟道层中形成得比上述源极层深；
第2导电型的体层(116)，在上述沟道层中形成得比上述源极层深，与上述栅极层分离；
漏极层(111)，隔着上述漂移层而配置在与上述源极层相反的一侧；
上述源极电极，与上述源极层及上述体层电连接；以及
上述漏极电极，与上述漏极层电连接，
上述栅极层与上述体层之间的耐压被设为比上述mosfet的耐压低。
2.如权利要求1所述的半导体装置，其中，
上述体层与上述栅极层之间的长度(l)被进行了调整，以使得上述栅极层与上述体层之间的耐压比上述mosfet的耐压低。
3.如权利要求1或2所述的半导体装置，其中，
上述mosfet具备：
第1导电型的漂移层(212)；
第2导电型的沟道层(213)，配置在上述漂移层上；
第1导电型的源极层(216)，形成在上述沟道层的表层部，与上述漂移层相比为高杂质浓度；
栅极绝缘膜(215)，配置在夹在上述源极层与上述漂移层之间的上述沟道层的表面；
上述栅极电极，配置在上述栅极绝缘膜上；
漏极层(211)，隔着上述漂移层而配置在与上述沟道层相反的一侧；
上述源极电极，与上述沟道层及上述源极层电连接；以及
上述漏极电极，与上述漏极层连接，
在上述漂移层形成有结晶缺陷(220)，以使上述mosfet的漏电流比上述结型fet的漏电流大。
4.一种半导体装置，级联连接有结型fet(10)和mosfet(20)，其特征在于，
具备：
上述结型fet，具有源极电极(11)、漏极电极(12)、栅极电极(13)；以及
上述mosfet，具有源极电极(21)、漏极电极(22)、栅极电极(23)，
上述结型fet和上述mosfet将上述结型fet的源极电极与上述mosfet的漏极电极电连接而进行级联连接，
上述mosfet具备：
第1导电型的漂移层(212)；
第2导电型的沟道层(213)，配置在上述漂移层上；
第1导电型的源极层(216)，形成在上述沟道层的表层部，与上述漂移层相比为高杂质浓度；
栅极绝缘膜(215)，配置在夹在上述源极层与上述漂移层之间的上述沟道层的表面；
上述栅极电极，配置在上述栅极绝缘膜上；
漏极层(211)，隔着上述漂移层而配置在与上述沟道层相反的一侧；
上述源极电极，与上述沟道层及上述源极层电连接；以及
上述漏极电极，与上述漏极层连接，
在上述漂移层形成有结晶缺陷(220)，以使上述mosfet的漏电流比上述结型fet的漏电流大。