半导体封装的制作方法

1.本发明实施例涉及一种半导体封装。


背景技术：

2.用于各种电子装置(例如手机及其他移动电子设备)中的半导体器件及集成电路(integrated circuit，ic)通常是在单一半导体晶片上制造。晶片的管芯可被加工并与其他半导体器件或管芯一起进行晶片级封装，且已经开发出用于晶片级封装的各种技术。如何确保晶片级封装的可靠性已成为本领域中的挑战。


技术实现要素：

3.本发明实施例的一种半导体封装包括管芯及底部填充胶。管芯设置在表面之上且包括第一侧壁。底部填充胶包封管芯。底部填充胶包括位于第一侧壁上的第一底部填充胶部分，且在剖视图中，第一底部填充胶部分的第二侧壁具有转折点。
4.本发明实施例的一种半导体封装包括第一管芯及底部填充胶。第一管芯结合到表面且包括第一侧壁。底部填充胶包封第一管芯且部分地暴露出第一侧壁。底部填充胶包括位于第一侧壁上的第一底部填充胶部分。第一底部填充胶部分包括第二侧壁。第一侧壁与第二侧壁之间的宽度随着第一底部填充胶部分变得更靠近所述表面而减小或保持实质上相同。
5.本发明实施例的一种制造半导体封装的方法包括以下步骤。在第一管芯旁边形成多个导电特征。沿第一管芯的至少一侧在第一管芯与所述多个导电特征的部分之间连续地形成临时底部填充终止件。在第一管芯与临时底部填充终止件之间填充底部填充胶。移除临时底部填充终止件。
附图说明
6.图1a至图1j是根据一些实施例的制造半导体封装的各个阶段的示意性剖视图。
7.图2a是图1d的示意性俯视图。
8.图2b是图1e的示意性俯视图。
9.图3a至图3f是根据一些实施例的制造半导体封装的各个阶段的示意性剖视图。
10.图4a至图4d是根据一些实施例的制造半导体封装的各个阶段的示意性剖视图。
11.图5a至图5f是根据一些实施例的制造半导体封装的各个阶段的示意性剖视图。
12.图6a是图5b的示意性俯视图。
13.图6b是图5c的示意性俯视图。
14.图7是根据一些实施例的半导体封装的示意性剖视图。
15.图8是根据一些实施例的半导体封装的示意性剖视图。
具体实施方式
16.以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。出于以简化方式传达本公开的目的，下文阐述组件及排列的具体实例。当然，这些仅为实例而非旨在进行限制。举例来说，以下说明中将第二特征形成在第一特征“之上”或第一特征“上”可包括其中第二特征与第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有附加特征、进而使得所述第二特征与所述第一特征可能不直接接触的实施例。此外，在本公开的各种实例中，相同的参考编号和/或字母可用来指代相同或相似的部件。重复使用参考编号是为了简明及清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。
17.此外，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“位于
…
上(on)”、“位于
…
之上(over)”、“上覆(overlying)”、“上方(above)”、“上部的(upper)”等空间相对性用语以方便阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。除图中所绘示的取向以外，所述空间相对性用语旨在还囊括器件在使用或操作中的不同取向。装置可被另外取向(旋转90度或处于其他取向)，且本文所使用的空间相对性描述语可同样相应地作出解释。
18.图1a至图1j是根据一些实施例的制造半导体封装的各个阶段的示意性剖视图。
19.参照图1a，在临时载体c上设置多个半导体管芯。举例来说，在执行单体化工艺(singulation process)以从半导体晶片(未示出)分离各别半导体管芯之后，将管芯110、120拾取并放置在临时载体c上。临时载体c可为玻璃载体、陶瓷载体、金属载体等。在管芯110、120并排地设置在临时载体c上之后，在管芯110、120之间形成间隙。在一些实施例中，通过粘合层ad将管芯110、120贴合到临时载体c上。粘合层ad可为管芯贴合膜(die attach film，daf)或其他合适的粘合材料。在一些实施例中，在临时载体c与粘合层ad之间进一步形成剥离层(de-bonding layer)db。在一些实施例中，剥离层db由例如紫外线(ultra-violet，uv)胶、光热转换(light-to-heat conversion，lthc)胶或其他类型的粘合剂等粘合剂形成。在一些实施例中，剥离层db可在光的热量下分解，以从将在后续步骤中形成的上覆结构释放临时载体c。在一些替代实施例中，可在剥离层db与临时载体c之间形成缓冲层。缓冲层可包括由介电材料制成的介电材料层，所述介电材料包括苯并环丁烯(benzocyclobutene，“bcb”)、聚苯并恶唑(polybenzooxazole，“pbo”)或任何其他合适的聚合物系介电材料。
20.管芯110可包括半导体衬底112、分布在半导体衬底112上的导电连接件114以及设置在半导体衬底112上且环绕导电连接件114以用于保护的保护层116。在一些实施例中，管芯120包括与管芯110相似或相同的结构。举例来说，管芯120包括半导体衬底122、分布在半导体衬底122上的导电连接件124以及设置在半导体衬底122上且环绕导电连接件124以用于保护的保护层126。在一些实施例中，导电连接件114/124包括由焊料、金、铜或任何其他合适的导电材料制成的导电柱、通孔、凸块和/或杆(post)。导电连接件114/124可通过电镀工艺或其他合适的沉积工艺形成。导电连接件114所分布的表面可被称为管芯110的用于进一步电连接的前表面110a(例如，有源表面)。相似地，导电连接件124所分布的表面可被称为管芯120的用于进一步电连接的前表面120a(例如，有源表面)。管芯120的前表面120a面向与管芯110的前表面110a相同的方向。在一些实施例中，保护层116/126的材料包括聚苯
并恶唑、聚酰亚胺、合适的有机或无机材料等。
21.管芯110、120可为相同类型的半导体管芯或者不同类型的半导体管芯。在一些实施例中，管芯110和/或管芯120可包括形成在半导体衬底112/122上的有源组件(例如，晶体管等)及(可选地包括)无源组件(例如，电阻器、电容器、电感器等)。管芯110和/或管芯120可为逻辑管芯，例如中央处理器(central processing unit，cpu)管芯、图形处理单元(graphic processing unit，gpu)管芯、微控制单元(micro control unit，mcu)管芯、输入-输出(input-output，i/o)管芯、基带(baseband，bb)管芯或应用处理器(application processor，ap)管芯。在一些实施例中，管芯110、120中的至少一者可为例如高带宽存储器(high bandwidth memory，hbm)管芯等存储器管芯。在一些实施例中，管芯110、120中的至少一者可为管芯上系统(system-on-die，soc)管芯或管芯堆叠。应理解，要封装的管芯数目及管芯功能可取决于设计要求。
22.参照图1a，在临时载体c之上形成包封体130，以包封管芯110、120。包封体130包含模制化合物(例如，环氧树脂)、介电材料(例如聚苯并恶唑、聚酰亚胺、苯并环丁烯、其组合)或其他合适的电绝缘材料。在一些实施例中，形成包封体130的方法包括至少以下步骤。在临时载体c上形成绝缘材料(未示出)，使得管芯110、120被包覆模制，且管芯110、120之间的间隙被填充。接下来，对绝缘材料执行薄化工艺，以减小绝缘材料的厚度，直到管芯110的导电连接件114的至少部分及管芯120的导电连接件124的至少部分被以可触及方式显露出为止。薄化工艺可包括研磨工艺、化学机械抛光(chemical mechanical polishing，cmp)工艺和/或平坦化工艺或者其他合适的移除工艺。可选地，在薄化之后执行清洁步骤，以清洁和移除从薄化工艺中生成的残留物。在减小绝缘材料的厚度之后，形成包封体130。然而，包封体130的形成可通过任何其他合适的技术来执行，本公开不旨在受限于以上说明。在一些实施例中，在薄化工艺期间，管芯110的保护层116和/或导电连接件114以及管芯120的保护层126和/或导电连接件124可被稍微移除和平坦化。管芯110的导电连接件114及管芯120的导电连接件124可分别被保护层116及保护层126以可触及方式显露出。管芯110的保护层116可至少在横向上覆盖导电连接件114。相似地，管芯120的保护层126可至少在横向上覆盖导电连接件124。在一些实施例中，在形成包封体130之后，包封体130的表面130a可与管芯110的前表面110a及管芯120的前表面120a实质上共面。
23.参照图1b，在包封体130的表面130a、管芯110的前表面110a及管芯120的前表面120a上形成重布线结构140。重布线结构140包括例如图案化介电层142及位于图案化介电层142中的图案化导电层144。在一些实施例中，形成重布线结构140的方法至少包括以下步骤。使用旋涂工艺(spin-on process)、沉积工艺或其他合适的工艺在包封体130的表面130a、管芯110的前表面110a及管芯120的前表面120a之上形成介电材料(例如，聚苯并恶唑、聚酰亚胺、苯并环丁烯或其他合适的电绝缘材料)。接下来，通过光刻及蚀刻或者其他合适的移除工艺移除介电材料的部分，以形成具有多个开口的图案化介电层142。图案化介电层142的开口暴露出管芯110的导电连接件114的至少部分及管芯120的导电连接件124的至少部分。随后，在图案化介电层142的表面之上形成且也在图案化介电层142的开口内部形成导电材料(例如，诸如铜、银、金、钨、钴、铝或其合金等金属或金属合金)。接着，通过图案化及金属化技术(例如，晶种层沉积、光刻、镀覆、蚀刻等)，图案化导电材料以形成图案化导电层144。可利用其他合适的技术来形成重布线结构140。图案化导电层144可包括导电线、
导通孔及导电接垫等。图案化导电层144可穿透图案化介电层142，以便与管芯110的导电连接件114及管芯120的导电连接件124物理接触和电接触。据理解，图案化介电层及图案化导电层的数目可取决于电路设计，且不受所述实施例所限制。
24.应注意，尽管在图1b中示出一层图案化介电层142及一层图案化导电层144，然而这些层的数目在本公开中不受限制。在一些替代实施例中，视设计而定，重布线结构140可由更多层图案化介电层142及图案化导电层144构成。
25.参照图1c，在重布线结构140的表面140a上形成多个导电特征cf。在一些实施例中，导电特征cf形成在重布线结构140的图案化导电层144的顶表面上，以电连接到图案化导电层144。在一些实施例中，导电特征cf可被称为导电柱。导电特征cf的材料包括铜、镍、焊料、其组合等。在一些实施例中，形成导电特征cf的方法包括以下步骤。在重布线结构140上形成具有开口(未示出)的光刻胶层，且光刻胶层的开口可暴露出图案化导电层144的预期位置，以用于随后形成的导电特征cf。随后，执行镀覆工艺或其他合适的沉积工艺，以在光刻胶层的开口中形成金属层(例如，含铜层)，且接着移除光刻胶层。导电特征cf余留在重布线结构140的图案化导电层144上。导电特征cf可通过重布线结构140电耦合到管芯110、120。据理解，导电特征cf的数目及位置是可变的，且可基于设计要求进行修改。
26.参照图1c，在重布线结构140的表面140a上设置管芯150。举例来说，在形成导电特征cf之后，将管芯150拾取并放置在重布线结构140上。在一些实施例中，管芯150被导电特征cf环绕。管芯150与导电特征cf之间的距离d可实质上等于管芯150与位于导电特征cf下面的图案化导电层144的导电图案之间的距离。举例来说，距离d在5μm(微米)至2000μm范围内。在一些实施例中，在放置管芯150之前形成导电特征cf。然而，本公开并非仅限于此。在一些替代实施例中，可在于重布线结构140上形成导电特征cf之前放置管芯150。
27.管芯150可相对于管芯110或管芯120而言为相同类型或不同类型的半导体管芯。在一些实施例中，管芯150包括半导体衬底152、设置在半导体衬底152上的器件层154以及连接到器件层154的导电连接件156。在一些实施例中，管芯150包括半导体穿孔(through semiconductor via，tsv)158。tsv 158穿透半导体衬底152，以便与器件层154电接触。器件层154可包括形成在半导体衬底152上的多种ic器件。导电连接件156所分布的表面可被称为管芯150的前表面150a(例如，有源表面)。在一些实施例中，管芯150是用于在管芯110、120之间提供较短的电连接路径的桥接管芯(bridge die)(例如，硅桥接管芯)。在一些实施例中，管芯150包括内连结构，且无有源和/或无源器件。在一些替代实施例中，管芯150包括内连结构、有源器件及(可选地包括)无源器件。
28.可以倒装管芯方式设置管芯150。举例来说，在设置管芯150之后，通过多个焊料连接件159将管芯150的前表面150a连接到图案化导电层144，且管芯150的前表面150a面朝管芯110的前表面110a及管芯120的前表面120a。在一些实施例中，可在导电连接件156上形成焊料膏(未示出)。随后，将上面形成有焊料膏的导电连接件156贴合到图案化导电层144的最上部分。此后，执行回流工艺(reflow process)以确保管芯150与重布线结构140之间的粘合，从而在来自导电连接件156的空间与图案化导电层144的最上部分之间形成焊料连接件159。在将管芯150结合到图案化导电层144上之后，通过图案化导电层144、焊料连接件159、导电连接件156及器件层154由管芯150电连接管芯110与管芯120。
29.参照图1d及作为图1d的俯视图的图2a，在重布线结构140上、管芯150与导电特征
cf之间形成临时底部填充终止件160。临时底部填充终止件160沿管芯150的至少一侧连续形成。在一些实施例中，临时底部填充终止件160形成在图案化介电层142的表面140a上，而不与图案化导电层144接触。临时底部填充终止件160设置在导电特征cf与管芯150之间且与导电特征cf及管芯150分离。临时底部填充终止件160不与导电特征cf及管芯150接触。临时底部填充终止件160的材料包括紫外线(uv)可固化聚合物，例如丙烯酸系材料及环氧树脂系材料。临时底部填充终止件160可具有在100℃至200℃范围内的热阻。在一些实施例中，形成临时底部填充终止件160的方法包括以下步骤。通过喷墨打印机将uv可固化材料分配在图案化介电层142的表面140a上、管芯150与导电特征cf之间。具体来说，uv可固化材料是沿环绕由管芯150占用的区域的箱形(box-shaped)路径(未示出)分配。接下来，通过提供具有uv波长的光或其他合适的加热方法对uv可固化材料执行固化工艺。换句话说，临时底部填充终止件160可通过分配uv可固化材料并固化所分配的uv可固化材料来形成。在一些实施例中，可在约50℃至250℃之间的温度下对uv可固化材料执行固化工艺达范围落于10分钟至4小时之间的时间周期。然而，在固化步骤中可采用任何合适的温度及持续时间。此外，可调节用于分配的能量以及固化工艺的温度，以形成具有所期望横截面形状、高度h、宽度w等的临时底部填充终止件160。
30.如图2a中所示，从俯视图来看，临时底部填充终止件160包括箱形结构。箱形结构连续地围绕管芯150设置，以环绕管芯150。在一些实施例中，临时底部填充终止件160的内侧壁及外侧壁分别实质上平行于管芯150的侧壁150s。因此，临时底部填充终止件160的宽度w实质上恒定。在一些实施例中，临时底部填充终止件160的宽度w可在50μm至1000μm范围内。如图1d中所示，临时底部填充终止件160的横截面形状可如具有弯曲顶表面的柱。临时底部填充终止件160的高度h小于管芯150的高度。在一些实施例中，高度h可在10μm至1000μm范围内。尽管图1d中所示的临时底部填充终止件160具有柱形状，然而临时底部填充终止件的形状在本公开中不受限制。
31.参照图1e及作为图1e的俯视图的图2b，在形成临时底部填充终止件160之后，在临时底部填充终止件160、管芯150及重布线结构140之间形成底部填充胶170。在一些实施例中，最初使用底部填充胶分配器件(未示出)将底部填充胶170的材料(例如，环氧树脂混合物)分配到临时底部填充终止件160与管芯150之间的间隙中。举例来说，通过一侧式或两侧式分配工艺，仅沿管芯150的一侧或两个相邻侧分配底部填充胶170的材料。底部填充胶170的材料可包括聚合物(例如，环氧树脂、聚酰亚胺、聚胺、聚腈、聚丙烯酸酯、恶唑聚合物等)。除聚合物以外，底部填充胶170的材料还可包括填充材料(例如，氧化物、氮化物、碳化物等)。接着，底部填充胶170的材料在管芯150与重布线结构140之间流动，且通过毛细作用填充临时底部填充终止件160、管芯150及重布线结构140之间的间隙。随后，执行固化工艺以硬化底部填充胶170的材料，从而形成底部填充胶170。在底部填充胶材料的分配步骤期间，具有足够的高度h的临时底部填充终止件160充当障壁(barrier)，以将底部填充胶170的材料保持在由临时底部填充终止件160环绕的区域内。因此，防止底部填充胶170触碰和渗出到导电特征cf。因此，在随后的热工艺期间，可防止导电特征cf的开裂(crack)及断开连接(broken connection)。此外，底部填充胶170可覆盖(或在横向上环绕)管芯150的导电连接件156、焊料连接件159及重布线结构140的图案化导电层144，从而加强其之间的连接并防止热应力将其之间的连接断开。
32.参照图1f，在形成底部填充胶170之后，移除临时底部填充终止件160。在一些实施例中，可通过湿法或干法清洁工艺或者其他合适的移除工艺来移除临时底部填充终止件160。湿法清洁工艺可用例如水、氢氧化四甲基铵(tetramethylammonium hydroxide，tmah)及oh系溶液等清洁试剂来执行，且干法清洁工艺可用o2系等离子体、ar系等离子体、cf4系等离子体、n2系等离子体、其组合等来执行。
33.在形成期间，底部填充胶170的部分与临时底部填充终止件160接触，且因此底部填充胶170的形状可部分地由临时底部填充终止件160界定。在一些实施例中，当临时底部填充终止件160具有柱形状时，底部填充胶170可具有几何形状，其中当从底部填充胶170的剖视图观看时，底部填充胶170一侧的侧壁174具有连接侧壁174的两个不同部分的转折点tp。在实施例中，以上几何形状可被称为房屋状形状(house-like shape)。底部填充胶170包封管芯150的侧壁150s的部分，且部分地暴露出管芯150的侧壁150s(即，侧壁150s的顶部部分)。在一些实施例中，底部填充胶170包括位于管芯150的侧壁150s与导电特征cf之间的多个底部填充胶部分(underfill fillet)(例如，底部填充胶部分172a、172b)。底部填充胶部分172a、172b形成在管芯150每一侧的侧壁150s上，且在重布线结构140的表面140a之上在管芯150的侧壁150s与导电特征cf之间延伸。底部填充胶部分172a、172b的侧壁174(即，外侧壁)具有位于管芯150的侧壁150s上的端点176a、位于重布线结构140的表面140a上的端点176b以及位于端点176a、176b之间的转折点tp。换句话说，侧壁174包括在端点176a与转折点tp之间延伸的第一侧壁174a及在转折点tp与端点176b之间延伸的第二侧壁174b。因此，底部填充胶部分172a、172b可被划分成具有第一侧壁174a的第一部分up及具有第二侧壁174b的第二部分lp。第二部分lp设置在重布线结构140与第一部分up之间。在一些实施例中，第一部分up的第一侧壁174a是光滑且实质上线性的，而无转折点，且第一部分up具有三角形形状。在一些实施例中，第一部分up的宽度w
a
(即，侧壁150s与第一侧壁174a之间的最短宽度或者侧壁150s的延长线与第一侧壁174a之间的最短宽度)随着第一部分up变得更靠近转折点tp而增加。在一些实施例中，第二侧壁174b实质上平行于管芯150的侧壁150s，且第二部分lp具有矩形形状。在一些实施例中，第二部分lp的宽度w
b
(即，侧壁150s与第二侧壁174b之间的最短宽度或者侧壁150s的延长线与第二侧壁174b之间的最短宽度)随着第一部分up变得更靠近表面140a而保持实质上相同。在一些实施例中，由于临时底部填充终止件160的侧壁可能不光滑，因此从微观角度来看，第二部分lp的第二侧壁174b可具有波状表面。
34.在一些实施例中，底部填充胶部分172a、172b具有从侧壁150s的延长线到端点176b测量的宽度w1以及从管芯150的侧壁150s(或管芯150的侧壁150s的延长线)到转折点tp测量的宽度w2。宽度w1也称为第二部分lp的底部宽度，且宽度w2也称为第一部分up的底部宽度。在一些实施例中，宽度w2实质上等于宽度w1，且宽度w1、w2也是底部填充胶部分172a、172b的最大宽度。在一些实施例中，宽度w1、w2可在5μm到1800μm范围内。底部填充胶部分172a、172b的宽度w1及宽度w2二者均小于管芯150与导电特征cf之间的距离d。因此，底部填充胶部分172a、172b免于与导电特征cf接触。在一些实施例中，底部填充胶部分172a、172b具有从重布线结构140的表面140a到端点176a测量的高度h。举例来说，底部填充胶部分172a的高度h与底部填充胶部分172b的高度h实质上相同。在一些实施例中，位于管芯150的不同侧壁150s上的底部填充胶部分(例如，底部填充胶部分172a、172b)均是通过与临时
底部填充终止件160部分地接触而形成，且因此底部填充胶部分具有相似或实质上相同的形状、高度、宽度等。然而，本公开并非仅限于此。在一些替代实施例中，位于管芯的不同侧壁上的底部填充胶部分可具有不同的形状、高度、宽度等。
35.参照图1g，接着在重布线结构140上形成包封体180，以包封导电特征cf、管芯150及底部填充胶170。包封体180的形成工艺及材料可相似于包封体130的形成工艺及材料，且因此，为简洁起见，其细节被简化。在一些实施例中，最初通过绝缘材料对导电特征cf、管芯150及底部填充胶170进行包覆模制。接下来，执行薄化工艺以减小绝缘材料的厚度，直到导电特征cf的至少部分被暴露出为止，以便形成包封体180。在一些实施例中，在薄化工艺期间，导电特征cf和/或管芯150被略微移除。在某些实施例中，研磨管芯150，直到tsv 158被暴露出为止。在形成包封体180之后，包封体180的表面180a可与管芯150的后表面150b(例如，与前表面150a相对)及导电特征cf的顶表面实质上共面。在一些实施例中，导电特征cf穿透包封体180，且因此导电特征cf也可被称为包封体穿孔(through mold via，tmv)。
36.在以上工艺之后，在包封体180的表面180a、管芯150的后表面150b及导电特征cf的顶表面上形成重布线结构190。重布线结构190与导电特征cf物理接触和电接触。在一些实施例中，重布线结构190与管芯150的tsv 158物理接触和电接触。重布线结构190可包括图案化介电层192及图案化导电层194。在一些实施例中，交替堆叠多个聚合物子层(例如，聚合物子层192a、192b)及多个金属子层(例如，金属子层194a、194b)以形成重布线结构190。聚合物子层及金属子层的数目在本公开中不受限制。在一些实施例中，聚合物子层192a与192b由相同的材料制成，且聚合物子层192a与192b可被共同视为图案化介电层192。金属子层194a与194b可被共同视为图案化导电层194。
37.在实施例中，可以如下方式形成重布线结构190。首先，在包封体180的表面180a、管芯150的后表面150b及导电特征cf的顶表面之上形成具有多个开口的聚合物子层192a。聚合物子层192a的开口可暴露出导电特征cf的至少部分和/或管芯150的tsv 158的至少部分。接下来，形成导电材料并图案化所述导电材料以在聚合物子层192a的表面上及聚合物子层192a的开口内部形成金属子层194a，以便与导电特征cf和/或管芯150的tsv158物理接触和电接触。随后，在聚合物子层192a上形成聚合物子层192b，以覆盖金属子层194a。聚合物子层192b可具有暴露出金属子层194a的至少部分的多个开口。之后，在聚合物子层192b上及聚合物子层192b的开口内部形成金属子层194b并将金属子层194b图案化，以便与下方的金属子层194a物理接触和电接触。在一些实施例中，金属子层194b包括用于进一步电连接的连接垫或球下金属(under-ball metallurgy，ubm)图案(未示出)。据理解，聚合物子层及金属子层的数目可取决于电路设计，所述电路设计在本公开中不受限制。
38.在形成重布线结构190之后，可在重布线结构190上形成多个导电端子196。举例来说，每一导电端子196包括第一部分196a及第二部分196b。第一部分196a形成在重布线结构190的金属子层194b上，且第二部分196b形成在第一部分196a上。在一些实施例中，第一部分196a与第二部分196b由不同的材料制成。举例来说，第一部分196a实质上是包含以下的导电材料层：纯元素铜、含有不可避免的杂质的铜或含有少量如钽、铟、锡、锌、钛、锗、铂、铝等元素的铜合金。第二部分196b可包括包含以下的焊接材料：锡、铅、银、铜、镍、铋或其组合的合金。在一些实施例中，导电端子196可排列成阵列。举例来说，导电端子196包括受控塌陷管芯连接(controlled collapse die connection，c4)凸块、微凸块、导电柱、无电镀镍
钯浸金技术(electroless nickel-electroless palladium-immersion gold technique，enepig)形成的凸块、其组合(例如，贴合有焊料顶盖(solder cap)的金属柱)等。
39.参照图1h，从上覆结构拆离并移除临时载体c。在一些实施例中，将图1h中所示结构翻转(例如，上下翻倒)并放置在例如用于临时载体c的剥离工艺的框架胶带(frame tape)等固持器(holder)hd上。举例来说，用uv激光辐照剥离层db(例如，lthc释放层)，使得临时载体c及剥离层db容易地从下方的结构剥除。然而，剥离工艺并非仅限于此，且在一些替代实施例中可使用其他合适的剥离方法。
40.参照图1i，在移除临时载体c之后，从封装结构100移除粘合层ad。在一些实施例中，执行干法清洁工艺以移除粘合层ad。干法清洁工艺可使用o2系等离子体、ar系等离子体、cf4系等离子体、n2系等离子体、其组合或其他合适的等离子体。在一些实施例中，在粘合层ad的移除工艺期间，在移除粘合层ad之后暴露出的包封体130的部分可被部分地移除。因此，包封体130的表面130b(例如，与表面130a相对)低于管芯110的后表面110b(例如，与前表面110a相对)及管芯120的后表面120b(例如，与前表面120a相对)。换句话说，包封体130的表面130b相对于管芯110、120的后表面110b、120b凹陷。在包封体130与管芯110之间以及包封体130与管芯120之间形成台阶高度sh。举例来说，台阶高度sh在2μm至50μm范围内。在一些实施例中，在移除粘合层ad之后，管芯110的半导体衬底112和保护层116的总厚度t1大于包封体130的厚度t2。相似地，管芯120的半导体衬底122和保护层126的总厚度t1大于包封体130的厚度t2。在一个实施例中，厚度t1在100μm至700μm范围内。然而，本公开并非仅限于此，在一些替代实施例中，可通过其他合适的工艺移除粘合层ad，且包封体130的表面130b实质上齐平于管芯110的后表面110b及管芯120的后表面120b。
41.传统上，当使用化学溶液通过湿法清洁工艺移除粘合层(例如，daf)时，化学溶液可能因扩散到封装结构与固持器之间的间隙中且接着穿透导电端子的侧壁而容易损坏例如c4凸块等导电端子。相反地，实施例使用干法清洁工艺来防止损坏导电端子196。在实施例中，观察到导电端子196的表面光滑且干净。换句话说，导电端子196不会被用于移除粘合层ad的清洁试剂损坏。
42.在移除粘合层ad之后，执行单体化工艺以形成图1j所示的多个半导体封装sp。在一些实施例中，切割工艺或单体化过程通常涉及用旋转刀片或激光束进行切割。换句话说，切割或单体化工艺是例如激光切削工艺、机械切削过程或其他合适的工艺。在一些实施例中，半导体封装sp可被称为集成扇出型(integrated fan-out，info)封装。然而，本公开并非仅限于此。在一些替代实施例中，半导体封装sp可为其他类型的封装。
43.在一些实施例中，通过使用临时底部填充终止件，可防止底部填充胶渗出到例如tmv等导电特征并损坏所述导电特征。因此，用于底部填充胶分配工艺的工艺窗口增大，且例如桥接管芯等管芯与例如tmv等导电特征之间的距离可减小。因此，半导体封装的尺寸可进一步减小。此外，粘合层可通过干法清洁工艺移除，导电端子可免于损坏。基于以上内容，可提高产品良率。
44.图3a至图3f是根据一些实施例的制造半导体封装的各个阶段的示意性剖视图。图3a至图3f所示的方法相似于图1a至图1i所示的方法，因此相同的参考编号用于指代相同和类似的部件，且本文将不再对其予以赘述。主要差异阐述如下。
45.参照图3a，在上面具有剥离层db的临时载体c上形成结构。所述结构相似于图1c所
示结构，且差异在于粘合层ad分别形成在管芯110、120之下，而不延伸到临时载体c上。因此，如图3a中所示，管芯110、120的后表面110b、120b不与包封体130的表面130b齐平，且粘合层ad的表面与包封体130的表面130b实质上齐平。
46.接着，在重布线结构140的表面140a上、管芯150与导电特征cf之间形成临时底部填充终止件160。在一些实施例中，当从俯视图观看时，临时底部填充终止件160可具有环绕管芯150的盒形。参照图3a，临时底部填充终止件160的横截面形状可具有丘形，其中临时底部填充终止件160的宽度w随着临时底部填充终止件160变得更靠近重布线结构140的表面140a而增加。在一些实施例中，临时底部填充终止件160的宽度w在50μm至1000μm范围内。临时底部填充终止件160的高度h小于管芯150的高度。在一些实施例中，如图3a中所示，高度h可在10μm至1000μm范围内。
47.参照图3b，在形成临时底部填充终止件160之后，在临时底部填充终止件160、管芯150及重布线结构140之间形成底部填充胶170。底部填充胶170的形成方法可相似于如针对图1e及图2b阐述的底部填充胶170的形成方法，因此本文不再对其予以赘述。
48.参照图3c，在形成底部填充胶170之后，移除临时底部填充终止件160。临时底部填充终止件160的移除方法可相似于如针对图1f阐述的临时底部填充终止件160的移除方法，因此本文不再对其予以赘述。
49.在形成期间，底部填充胶170的部分与临时底部填充终止件160接触，且因此底部填充胶170的形状可部分地由临时底部填充终止件160界定。在一些实施例中，当临时底部填充终止件160为丘状时，由于临时底部填充终止件160的形状及高度，底部填充胶170可具有钻石形状。底部填充胶170包封管芯150的侧壁150s的部分，且部分地暴露出管芯150的侧壁150s(即，侧壁150s的顶部部分)。在一些实施例中，底部填充胶170包括位于管芯150的侧壁150s与导电特征cf之间的多个底部填充胶部分(例如，底部填充胶部分172a、172b)。底部填充胶部分172a、172b形成在管芯150的每一侧处的侧壁150s上，且在重布线结构140的表面140a之上、管芯150的侧壁150s与导电特征cf之间延伸。底部填充胶部分172a、172b的侧壁174具有位于管芯150的侧壁150s上的端点176a、位于重布线结构140的表面140a上的端点176b以及位于端点176a、176b之间的转折点tp。换句话说，侧壁174包括在端点176a与转折点tp之间延伸的第一侧壁174a及在转折点tp与端点176b之间延伸的第二侧壁174b。因此，底部填充胶部分172a、172b可被划分成具有第一侧壁174a的第一部分up及具有第二侧壁174b的第二部分lp。第二部分lp设置在重布线结构140与第一部分up之间。在一些实施例中，第一部分up的第一侧壁174a是光滑且实质上线性的，而无转折点，且第一部分up具有三角形形状。在一些实施例中，第一部分up的宽度w
a
(即，侧壁150s与第一侧壁174a之间的宽度或者侧壁150s的延长线与第一侧壁174a之间的宽度)随着第一部分up变得更靠近转折点tp而增加。在一些实施例中，第二侧壁174b是非线性的且具有至少一种曲率。第二侧壁174b的曲率与丘状的临时底部填充终止件160的侧壁的曲率互补。第二侧壁174b可具有多种切线斜率，且切线斜率随着第二侧壁174b变得更靠近转折点tp而增加。在一些实施例中，第二部分lp的宽度w
b
(即，侧壁150s与第二侧壁174b之间的宽度或者侧壁150s的延长线与第二侧壁174b之间的宽度)随着第二部分lp变得更靠近表面140a而增加。
50.在一些实施例中，底部填充胶部分172a、172b具有从侧壁150s的延长线到端点176b测量的宽度w1以及从管芯150的侧壁150s(或管芯150的侧壁150s的延长线)到转折点
tp测量的宽度w2。宽度w1也称为第二部分lp的底部宽度，且宽度w2也称为第一部分up的底部宽度。在一些实施例中，宽度w2大于宽度w1，且宽度w2也是底部填充胶部分172a、172b的最大宽度。在一些实施例中，宽度w1可在5μm至1800μm范围内，且宽度w2可在5μm至1800μm范围内。底部填充胶部分172a、172b的宽度w1及宽度w2二者均小于管芯150与导电特征cf之间的距离d。因此，底部填充胶部分172a、172b不与导电特征cf接触。在一些实施例中，底部填充胶部分172a、172b具有从重布线结构140的表面140a到端点176a测量的高度h。举例来说，底部填充胶部分172a的高度h与底部填充胶部分172b的高度h实质上相同。在一些实施例中，位于管芯150的不同侧壁150s上的底部填充胶部分(例如，底部填充胶部分172a、172b)均是通过与临时底部填充终止件160部分地接触而形成，且因此底部填充胶部分具有相似或实质上相同的形状、高度、宽度等。然而，本公开并非仅限于此。在一些替代实施例中，位于管芯的不同侧壁上的底部填充胶部分可具有不同的形状、高度、宽度等。
51.参照图3d，在重布线结构140、管芯150及底部填充胶170之上依序形成包封体180、重布线结构190及多个导电端子196。接着，将所形成的结构设置在固持器hd上，且临时载体c及剥离层db从下方的结构剥除。
52.参照图3e，在移除临时载体c及剥离层db之后，移除粘合层ad。在一些实施例中，执行干法清洁工艺以移除粘合层ad。干法清洁工艺可使用o2系等离子体、ar系等离子体、cf4系等离子体、n2系等离子体、其组合或其他合适的等离子体。在一些实施例中，在粘合层ad的移除工艺期间，包封体130的表面130b暴露于干法清洁工艺并被部分地移除。因此，包封体130的表面130b实质上齐平于管芯110、120的后表面110b、120b。在移除粘合层ad之后，执行单体化工艺以形成多个图3f所示的半导体封装sp1。
53.图4a至图4d是根据一些实施例的制造半导体封装的各个阶段的示意性剖视图。图4a至图4d所示的方法相似于图1a至图1i所示的方法，因此相同的参考编号用于指代相同和类似的部件，且本文将不再对其予以赘述。主要差异阐述如下。
54.参照图4a，在重布线结构140的表面140a上、管芯150与多个导电特征cf之间形成临时底部填充终止件160。图4a所示结构相似于图1e所示结构，且主要差异在于临时底部填充终止件160的形状。在一些实施例中，从俯视图观看，临时底部填充终止件160可具有箱形，且如图4a中所示，临时底部填充终止件160的横截面形状可如底部被截切的球。在一些实施例中，临时底部填充终止件160的半径r可在50μm至1000μm范围内。临时底部填充终止件160的高度h小于管芯150的高度。在一些实施例中，高度h可在10μm至1000μm范围内。
55.参照图4b，在形成临时底部填充终止件160之后，在临时底部填充终止件160、管芯150及重布线结构140之间形成底部填充胶170。底部填充胶170的形成方法可相似于图1e及图2b中的底部填充胶170的形成方法，因此本文不再对其予以赘述。
56.参照图4c，在形成底部填充胶170之后，移除临时底部填充终止件160。临时底部填充终止件160的移除方法可相似于图1f中的临时底部填充终止件160的移除方法，因此本文不再对其予以赘述。
57.在形成期间，底部填充胶170的部分与临时底部填充终止件160接触，且因此底部填充胶170的形状可部分地由临时底部填充终止件160界定。在一些实施例中，当临时底部填充终止件160具有球形时，由于临时底部填充终止件160的形状及高度，底部填充胶170可具有如图4c中所示的形状。底部填充胶170包封管芯150的侧壁150s的部分，且部分地暴露
出管芯150的侧壁150s(即，侧壁150s的顶部部分)。在一些实施例中，底部填充胶170包括位于管芯150的侧壁150s与导电特征cf之间的多个底部填充胶部分(例如，底部填充胶部分172a、172b)。底部填充胶部分172a、172b形成在管芯150的每一侧处的侧壁150s上，且在重布线结构140的表面140a之上、管芯150的侧壁150s与导电特征cf之间延伸。底部填充胶部分172a、172b的侧壁174具有位于管芯150的侧壁150s上的端点176a、位于重布线结构140的表面140a上的端点176b以及位于端点176a、176b之间的转折点tp。换句话说，侧壁174包括在端点176a与转折点tp之间延伸的第一侧壁174a及在转折点tp与端点176b之间延伸的第二侧壁174b。因此，底部填充胶部分172a、172b可被划分成具有第一侧壁174a的第一部分up及具有第二侧壁174b的第二部分lp。第二部分lp设置在重布线结构140与第一部分up之间。在一些实施例中，第一部分up的第一侧壁174a是光滑且实质上线性的，而无转折点，且第一部分up具有三角形形状。在一些实施例中，第一部分up的宽度w
a
(即，侧壁150s与第一侧壁174a之间的宽度或者侧壁150s的延长线与第一侧壁174a之间的宽度)随着第一部分up变得更靠近转折点tp而增加。在一些实施例中，第二侧壁174b是非线性的，且具有至少一种曲率。第二侧壁174b的曲率与球形的临时底部填充终止件160的侧壁的曲率互补。在一些实施例中，第二部分lp的宽度w
b
(即，侧壁150s与第二侧壁174b之间的宽度或者侧壁150s的延长线与第二侧壁174b之间的宽度)随着第二部分lp变得更靠近表面140a而减小且接着增加。
58.在一些实施例中，底部填充胶部分172a、172b具有从侧壁150s的延长线到端点176b测量的宽度w1以及从管芯150的侧壁150s(或管芯150的侧壁150s的延长线)到转折点tp测量的宽度w2。在一些实施例中，宽度w1大于宽度w2，且宽度w1也是底部填充胶部分172a、172b的最大宽度。在一些实施例中，宽度w1可在5μm至1800μm范围内，且宽度w2可在5μm至1800μm范围内。底部填充胶部分172a、172b的宽度w1及宽度w2二者均小于管芯150与导电特征cf之间的距离d。因此，底部填充胶部分172a、172b不与导电特征cf接触。在一些实施例中，底部填充胶部分172a、172b具有从重布线结构140的表面140a到端点176a测量的高度h。举例来说，底部填充胶部分172a的高度h与底部填充胶部分172b的高度h实质上相同。在一些实施例中，位于管芯150的不同侧壁150s上的底部填充胶部分(例如，底部填充胶部分172a、172b)均是通过与临时底部填充终止件160部分地接触而形成，且因此底部填充胶部分具有相似或实质上相同的形状、高度、宽度等。然而，本公开并非仅限于此。在一些替代实施例中，位于管芯的不同侧壁上的底部填充胶部分可具有不同的形状、高度、宽度等。
59.接着，在重布线结构140、管芯150及底部填充胶170之上依序形成包封体180、重布线结构190及多个导电端子196。此后，依次移除临时载体c、剥离层db及粘合层ad。接着，执行单体化工艺以形成多个图4d所示的半导体封装sp2。
60.在以上实施例中，临时底部填充终止件160连续地形成在管芯150周围。换句话说，临时底部填充终止件160形成在管芯150的所有侧处。因此，底部填充胶170的每一侧壁具有与临时底部填充终止件160互补的形状。然而，在一些替代实施例(未示出)中，临时底部填充终止件160可不形成在管芯150的每一侧处。因此，仅与临时底部填充终止件160接触的底部填充胶170的部分侧壁具有与临时底部填充终止件160互补的形状。
61.图5a至图5f是根据一些实施例的制造半导体封装的各个阶段的示意性剖视图。
62.参照图5a，在临时载体c上设置多个管芯210、220及多个导电柱cp。在一些实施例中，在临时载体c上依序形成剥离层db及粘合层ad。在一些实施例中，导电柱cp被设置成环
绕管芯210、220且位于管芯210、220之间。接着，在临时载体c上形成包封体230，以包封管芯210、220及导电柱cp。在一些实施例中，包封体230的表面230a、管芯210的前表面210a及管芯220的前表面220a实质上共面。此后，在包封体230上形成重布线结构240，以电连接到管芯210、220及导电柱cp。管芯210、220、包封体230及重布线结构240可相似于图1a中的管芯110、120及包封体130以及图1g中的重布线结构190，因此本文不再对其予以赘述。举例来说，管芯210包括半导体衬底212、分布在半导体衬底212上的导电连接件214以及设置在半导体衬底212上且覆盖导电连接件214以用于保护的保护层216。管芯220可包括半导体衬底222、分布在半导体衬底222上的导电连接件224以及设置在半导体衬底222上且覆盖导电连接件224以用于保护的保护层226。重布线结构240可包括图案化介电层242及图案化导电层244。在一些实施例中，交替堆叠多个聚合物子层(例如，聚合物子层242a、242b)及多个金属子层(例如，金属子层244a、244b)以形成重布线结构240。
63.接着，在重布线结构240的表面240a上形成多个导电特征cf及至少一个管芯250。在一些实施例中，管芯250与导电特征cf之间的距离(即最短距离)d在50μm至1000μm范围内。在一些实施例中，可在重布线结构240的最外聚合物子层242b中形成多个球下金属(ubm)图案(例如，金属子层244b)。导电特征cf可设置在ubm图案之上。在一些实施例中，导电特征cf通过焊剂(solder flux)贴合到ubm图案。在一些实施例中，导电特征cf是焊球且形成为球栅阵列(ball grid array，bga)。在一些实施例中，导电特征cf可通过植球工艺(ball placement process)和/或回流工艺(reflow process)设置在重布线结构240上。在一些替代实施例中，导电特征cf是c4凸块、微凸块、导电柱、enepig形成的凸块、其组合(例如，贴合有焊料顶盖的金属柱)等。
64.在一些实施例中，管芯250是集成无源器件(integrated passive device，ipd)管芯，且管芯250可包括电阻器、电容器、电感器等。在一些实施例中，管芯250通过设置在管芯250与重布线结构240之间的多个焊料连接件252电连接到重布线结构240。焊料连接件252可相似于图1c中的焊料连接件159，因此本文不再对其予以赘述。
65.参照图5b及作为图5b的俯视图的图6a，在重布线结构240的表面240a上、管芯250与导电特征cf之间形成临时底部填充终止件260。在一些实施例中，临时底部填充终止件260形成在最外聚合物子层242b上。临时底部填充终止件260设置在导电特征cf与管芯250之间且与导电特征cf及管芯250分离，换句话说，临时底部填充终止件260不与导电特征cf及管芯250接触。在一些实施例中，临时底部填充终止件260仅形成在管芯250的单一侧250a处。在一些实施例中，侧250a被选择作为底部填充胶的分配位置。在一些实施例中，通过沿管芯250的侧250a分配临时底部填充终止件260的材料且接着固化所述材料来形成临时底部填充终止件260。在一些实施例中，如图6a中所示，临时底部填充终止件260是条形的，且如图5b中所示，临时底部填充终止件260的横截面形状如具有弯曲顶表面的柱。临时底部填充终止件260的材料及形成方法可相似于图1d中的临时底部填充终止件160的材料及形成方法，因此本文不再对其予以赘述。此外，根据设计，在一些替代实施例中，临时底部填充终止件可位于管芯的多于一侧处。
66.参照图5c及作为图5b的俯视图的图6b，在形成临时底部填充终止件260之后，在管芯250与导电特征cf之间以及管芯250与重布线结构240之间形成底部填充胶270。在一些实施例中，最初将底部填充胶270的材料分配在管芯250的侧壁250s与临时底部填充终止件
260之间的侧250a(即分配位置)处。举例来说，使用单侧分配工艺(one sided dispense process)。通过毛细作用，底部填充胶270的材料在管芯250之间且流向管芯250的其他侧250b、250c、250d。接着，执行固化工艺以硬化底部填充胶270的材料，以便形成底部填充胶270。
67.传统上，由于余留在分配位置处的底部填充胶的材料的量可能比其他位置处多得多，因此所形成的底部填充胶容易渗出到相邻于分配位置的导电特征。在一些实施例中，临时底部填充终止件260形成在分配位置处，以约束或阻止底部填充胶270的材料流动而以非期望的宽度向外渗出。因此，以上实施例防止底部填充胶270接触和渗出到相邻于分配位置(即，管芯250的侧250a)的导电特征cf。因此，在随后的热工艺期间，可防止导电特征cf的开裂及断裂连接。此外，底部填充胶270可覆盖管芯250的焊料连接件252及重布线结构240的最外金属子层244b，从而增强贴合并有助于防止热应力将其之间的连接断开。
68.在一些实施例中，管芯250和在侧250a处的导电特征cf之间的距离d与管芯250和在其他侧250b、250c、250d处的导电特征cf之间的距离实质上相同。然而，本公开并非仅限于此。在一些替代实施例中，管芯250与在侧250a处的导电特征cf之间的距离d不同于管芯250与在另一侧250b、250c或250d处的导电特征cf之间的距离。举例来说，管芯250与在侧250a处的导电特征cf之间的距离d小于管芯250与在管芯250的其他侧250b、250c、250d处的导电特征cf之间的距离。换句话说，侧250a处的导电特征cf设置在比其他侧250b、250c、250d处的导电特征cf更靠近管芯250的位置处。由于管芯250与紧邻于管芯250的导电特征cf之间的距离在管芯250的侧250a处是短的，因此底部填充胶270可能容易渗出到并接触在侧250a处的导电特征cf。在此种情形中，临时底部填充终止件260可仅位于侧250a处，以防止底部填充胶270渗出到在侧250a处的导电特征cf。
69.参照图5d，在形成底部填充胶270之后，移除临时底部填充终止件260。临时底部填充终止件260的移除方法可相似于图1f中的临时底部填充终止件160的移除方法，因此本文不再对其予以赘述。
70.在形成期间，底部填充胶270的部分与临时底部填充终止件260接触，且因此底部填充胶270的形状可部分地由临时底部填充终止件260界定。底部填充胶270包封管芯250的侧壁250s的部分，且部分地暴露出管芯250的侧壁250s(即，侧壁250s的顶部部分)。在一些实施例中，底部填充胶270包括位于管芯250的侧壁250s与导电特征cf之间的多个底部填充胶部分(例如，底部填充胶部分272a、272b)。如图5c及图6b中所示，侧250a处的底部填充胶部分272a是通过与临时底部填充终止件260部分地接触而形成，而侧250b、250c、250d处的其他底部填充胶部分(例如，底部填充胶部分272b)则不是。因此，底部填充胶部分272a的形状可不同于其他底部填充胶部分的形状。在一些实施例中，底部填充胶部分272a的侧壁274具有位于管芯250的侧壁250s上的端点276a、位于重布线结构240的表面240a上的端点276b以及位于端点276a、276b之间的转折点tp。换句话说，侧壁274包括在端点276a与转折点tp之间延伸的第一侧壁274a及在转折点tp与端点276b之间延伸的第二侧壁274b。因此，底部填充胶部分272a可被划分成具有第一侧壁274a的第一部分up及具有第二侧壁274b的第二部分lp。在一些实施例中，第一部分up的宽度w
a
随着第一部分up变得更靠近转折点tp而增加，且第二部分lp的宽度w
b
实质上相同。在一些实施例中，底部填充胶部分272a可相似于图1f所示的底部填充胶部分172a，因此本文不再对其予以赘述。
71.在一些实施例中，底部填充胶部分272a具有从管芯250的侧壁250s的延长线到底部填充胶部分272a的端点276b测量的宽度w1以及从管芯250的侧壁250s(或管芯250的侧壁250s的延长线)到转折点tp测量的宽度w2。宽度w1也称为第二部分lp的底部宽度，且宽度w2也称为第一部分up的底部宽度。在一些实施例中，宽度w2实质上等于宽度w1，且宽度w1、w2也是底部填充胶部分272a的最大宽度。在一些实施例中，宽度w1、w2可在5μm至1800μm范围内。底部填充胶部分272a的宽度w1及宽度w2二者均小于管芯250与导电特征cf之间的距离d。因此，底部填充胶部分272a免于与导电特征cf接触。
72.在一些实施例中，侧250b、250c或250d处的底部填充胶部分(例如，侧250b处的底部填充胶部分272b)是在无临时底部填充终止件260的条件下形成，且因此侧250b、250c或250d处的底部填充胶部分的侧壁(例如，侧250b处的底部填充胶部分272b的侧壁274)是光滑且弯曲的，而无转折点。举例来说，底部填充胶部分272b的侧壁274从位于管芯250的侧壁250s上的端点276a延伸到位于重布线结构240的表面240a上的端点276b，而无转折点。在一些实施例中，底部填充胶部分272b具有例如三角形或其他合适形状等横截面形状。在一些实施例中，底部填充胶部分272b具有从管芯250的侧壁250s的延长线到位于端点276a、276b之间的任一中间点测量的宽度w，且宽度w随着底部填充胶部分272b变得更靠近重布线结构240的表面240a而增加。底部填充胶部分272b在底部处具有从管芯250的侧壁250s的延长线到底部填充胶部分272b的端点276b测量的最大宽度w3。最大宽度w3小于管芯250与导电特征cf之间的距离d。因此，底部填充胶部分272b免于与导电特征cf接触。举例来说，底部填充胶部分272b的最大宽度w3可小于底部填充胶部分272a的最大宽度(即，宽度w1、w2)。
73.在一些实施例中，底部填充胶部分272a具有从重布线结构240的表面240a到底部填充胶部分272a的端点276a测量的高度h1，且底部填充胶部分272b具有从重布线结构240的表面240a到底部填充胶部分272b的端点276a测量的高度h2。在一些实施例中，底部填充胶部分272a的高度h1可大于底部填充胶部分272b的高度h2。然而，本公开并非仅限于此。在一些替代实施例中，底部填充胶部分272a的高度h1不大于底部填充胶部分272b的高度h2。此外，在一些实施例中，底部填充胶部分272a具有不同于其他底部填充胶部分的形状。然而，本公开并非仅限于此。在一些替代实施例中，如果临时底部填充终止件位于管芯250的多于一侧处，则另一底部填充胶部分可具有与底部填充胶部分272a相似的形状或相同的形状。
74.参照图5e，将所形成的结构设置在固持器hd上。临时载体c及剥离层db从下方的结构剥除。之后，移除粘合层ad。粘合层ad可通过图1i中所述的方法或其他合适的方法移除。在一些实施例中，在通过干法清洁工艺移除粘合层ad之后，包封体230的表面230b(例如，与表面230a相对)低于管芯210的后表面210b(例如，与前表面210a相对)及管芯220的后表面220b(例如，与前表面220a相对)。换句话说，在包封体230与管芯210之间以及包封体230与管芯220之间形成台阶高度sh。举例来说，台阶高度sh在2μm至50μm范围内。
75.在移除粘合层ad之后，执行单体化工艺以形成多个图5f所示的半导体封装sp3。在一些实施例中，单体化工艺可相似于图1j中的单体化工艺。在一些实施例中，半导体封装sp3可被称为集成扇出型(info)封装。然而，本公开并非仅限于此。在一些替代实施例中，半导体封装sp3可为其他类型的封装。
76.在一些替代实施例中，根据临时底部填充终止件的形状，侧250a处的底部填充胶
部分272a可具有其他构型。举例来说，如图7及图8中所示，在半导体封装sp4、sp5中，侧250a处的底部填充胶部分272a具有相似于图3c及图4c中的底部填充胶部分172a的形状。
77.在一些实施例中，通过使用临时底部填充终止件，可防止底部填充胶渗出到例如bga等导电特征并损坏所述导电特征。由于无须考虑渗出问题，因此可提高底部填充胶的分配速度以节省时间。因此，用于底部填充胶分配工艺的工艺窗口增大，且例如ipd等管芯与例如bga等导电特征之间的距离可减小。因此，半导体封装的尺寸可进一步减小。此外，由于临时底部填充终止件在形成底部填充胶之后被移除，因此无须考虑临时底部填充终止件的可靠性问题。此外，粘合层可通过干法清洁工艺移除，导电特征可免于损坏。基于以上内容，且可提高产品良率。
78.根据本公开的一些实施例，一种半导体封装包括管芯及底部填充胶。管芯设置在表面之上且包括第一侧壁。底部填充胶包封管芯。底部填充胶包括位于第一侧壁上的第一底部填充胶部分，且在剖视图中，第一底部填充胶部分的第二侧壁具有转折点。
79.在一些实施例中，所述第二侧壁进一步包括位于所述第一侧壁上的第一端点及位于所述表面上的第二端点，且所述转折点位于所述第一端点与所述第二端点之间。
80.在一些实施例中，所述第一侧壁与所述转折点之间或者所述第一侧壁的延长线与所述转折点之间的距离大于所述第二端点与所述第一侧壁的所述延长线之间的距离。
81.在一些实施例中，所述第一侧壁与所述转折点之间或者所述第一侧壁的延长线与所述转折点之间的距离实质上与所述第二端点与所述第一侧壁的所述延长线之间的距离相同。
82.在一些实施例中，所述底部填充胶进一步包括位于与所述管芯的所述第一侧壁相对的第三侧壁上的第二底部填充胶部分，且所述第二底部填充胶部分的第四侧壁不具有转折点。
83.在一些实施例中，所述底部填充胶进一步包括位于与所述管芯的所述第一侧壁相对的第三侧壁上的第二底部填充胶部分，且所述第二底部填充胶部分的第四侧壁具有转折点。
84.根据本公开的一些实施例，一种半导体封装包括第一管芯及底部填充胶。第一管芯结合到表面且包括第一侧壁。底部填充胶包封第一管芯且部分地暴露出第一侧壁。底部填充胶包括位于第一侧壁上的第一底部填充胶部分。第一底部填充胶部分包括第二侧壁。第一侧壁与第二侧壁之间的宽度随着第一底部填充胶部分变得更靠近所述表面而减小或保持实质上相同。
85.在一些实施例中，所述底部填充胶的所述第二侧壁的至少部分实质上平行于所述第一管芯的所述第一侧壁。
86.在一些实施例中，所述第一底部填充胶部分包括第一部分及位于所述第一部分与所述表面之间的第二部分，所述第一部分的宽度随着所述第一部分变得更靠近所述表面而增加，且所述第二部分的宽度随着所述第二部分变得更靠近所述表面而减小。
87.在一些实施例中，所述第一底部填充胶部分包括第一部分及位于所述第一部分与所述表面之间的第二部分，所述第一部分的宽度随着所述第一部分变得更靠近所述表面而增加，且所述第二部分的宽度随着所述第二部分变得更靠近所述表面而保持实质上相同。
88.在一些实施例中，所述第一底部填充胶部分包括第一部分及位于所述第一部分与
所述表面之间的第二部分，所述第一部分的宽度随着所述第一部分变得更靠近所述转折点而增加，且所述第二部分的宽度随着所述第二部分变得更靠近所述表面而减小且接着增加。
89.在一些实施例中，所述半导体封装进一步包括位于所述第一管芯旁边的多个导电特征，其中所述底部填充胶设置在所述管芯与所述导电特征之间且与所述管芯及所述导电特征分离。
90.在一些实施例中，所述半导体封装进一步包括第二管芯及第三管芯，其中所述第一管芯电连接所述第二管芯与所述第三管芯。
91.在一些实施例中，所述半导体封装进一步包括包封所述第二管芯及所述第三管芯的包封体，其中所述包封体的表面相对于所述第二管芯及所述第三管芯的表面凹陷。
92.根据本公开的一些实施例，一种制造半导体封装的方法包括以下步骤。在第一管芯旁边形成多个导电特征。沿第一管芯的至少一侧在第一管芯与所述多个导电特征的部分之间连续地形成临时底部填充终止件。在第一管芯与临时底部填充终止件之间填充底部填充胶。移除临时底部填充终止件。
93.在一些实施例中，所述临时底部填充终止件被形成为环绕所述第一管芯的所有侧壁。
94.在一些实施例中，所述第一管芯的至少一侧不被所述临时底部填充终止件环绕。
95.在一些实施例中，所述临时底部填充终止件的横截面形状包括柱、丘或球。
96.在一些实施例中，在剖视图中，所述底部填充胶的侧壁具有转折点。
97.在一些实施例中，所述方法进一步包括：形成下面具有粘合层的第二管芯及第三管芯，其中所述第二管芯与所述第三管芯通过所述第一管芯电连接；以及通过干法清洁工艺移除所述粘合层。
98.也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three-dimensional，3d)封装或三维集成电路(3d integrated circuit，3dic)器件进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试垫，以使得能够对3d封装或3dic进行测试、对探针和/或探针卡(probe card)进行使用等。可对中间结构以及最终结构执行验证测试。此外，本文所公开的结构及方法可结合包括对已知良好管芯(known good die)进行中间验证的测试方法来使用，以提高良率并降低成本。
99.以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文所介绍的实施例相同的目的和/或实现与本文所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，此种等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。