一种低导通电阻低压槽栅MOS器件的制造方法与流程

本发明属于半导体功率器件技术领域，主要涉及一种低导通电阻低压槽栅mos器件的制造方法。

背景技术：

槽栅功率mos器件具有集成度高、导通电阻低、开关速度快、开关损耗小的特点，广泛应用于各类电源管理及开关转换，有着广阔的发展和应用前景。对于沟槽功率mos而言，尤其是对于电源管理等领域的应用而言，器件导通电阻的降低一直是工程师们不懈的追求。

对于低压槽栅mos器件，为了尽可能地降低器件的导通电阻，工程师们往往采用非常薄的外延材料来制造器件。然而，对于薄外延材料，无论是外延厚度的均匀性还是外延杂质分布均匀性都极难控制，因而本领域常用的降低器件导通电阻的方案如线性外延、超结结构等在薄外延材料中很难实现，再加上器件制造过程中的热过程造成的衬底中的杂质向外延中扩散现象(衬底反扩)在薄外延中影响更大(外延厚度变薄时，受衬底反扩影响的外延厚度在总外延厚度中的比例将变得更大)，低导通电阻低压槽栅mos器件制造难度和制造成本一直居高不下。

技术实现要素：

为解决上述问题，本发明提供了一种低导通电阻低压槽栅mos器件的制造方法，通过对外延片施加一定温度和时间的热扩散过程，将外延片衬底中的杂质扩散到外延层中，使外延层底部杂质变成线性或准线性的缓变分布，在保持外延层一定的耐压能力的同时，极大地降低了外延层的导通电阻。

为实现上述发明目的，本发明技术方案如下：

一种低导通电阻低压槽栅mos器件的制造方法，包括以下步骤：

步骤1，选择重掺杂的第一导电类型衬底01和轻掺杂的第一导电类型外延层02构成的外延片；

步骤2，在外延片背面形成掩蔽层11，在第一导电类型外延层02表面热生长或者淀积二氧化硅薄膜形成的介质层12，作为热扩散的掩蔽层和槽刻蚀的掩膜，介质层12的厚度由槽刻蚀深度决定；

步骤3，根据耐压需求和第一导电类型外延层02的厚度及掺杂浓度，设置时间和温度，对硅片进行热扩散，使第一导电类型衬底01中的杂质扩散到第一导电类型外延层02中，使得第一导电类型外延层02底部形成线性或准线性的杂质分布；

步骤4，在第一导电类型外延层02表面刻蚀u形槽，并在槽内形成栅氧化层06和栅极多晶硅07；

步骤5，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成第二导电类型阱区03，所述第二导电类型阱区03底部高于栅极多晶硅07底部或与栅极多晶硅07底部齐平；

步骤6，通过一次或多次第一导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第一导电类型源区04，所述第一导电类型源区04底部低于栅极多晶硅07顶部；

步骤7，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，并以介质层为掩膜，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第二导电类型阱区接触区05，所述第二导电类型阱区接触区05底部与第一导电类型源区04底部齐平；所述第二导电类型阱区接触区05注入剂量小于第一导电类型源区04；

步骤8，表面金属化，通过光刻刻蚀工艺，形成源极金属20，衬底减薄，背面金属化形成漏极金属10。

作为优选方式，步骤3对硅片进行热扩散时温度在1000℃-1200℃之间。

作为优选方式，步骤3对硅片进行热扩散所需时间在30min-240min之间。

本发明还提供一种低导通电阻低压槽栅mos器件的制造方法，包括如下步骤：

步骤1，选择重掺杂的第一导电类型衬底01和轻掺杂的第一导电类型外延层02构成的外延片；

步骤2，通过一次或多次第二导电类型离子注入，在第一导电类型外延层02顶部形成第二导电类型阱区03；

步骤3，在外延片背面形成掩蔽层11，在第一导电类型外延层02表面热生长或者淀积二氧化硅薄膜形成的介质层12，作为热扩散的掩蔽层和槽刻蚀的掩膜，介质层12的厚度由槽刻蚀深度决定；

步骤4，根据耐压需求和第一导电类型外延层02的厚度及掺杂浓度，设置时间和温度，对硅片进行热扩散，使第一导电类型衬底01中的杂质扩散到第一导电类型外延层02中，使得第一导电类型外延层02底部形成线性或准线性的杂质分布；

步骤5，在外延层02表面刻蚀u形槽，并在槽内形成栅氧化层06和栅极多晶硅07；

步骤6，通过一次或多次第一导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第一导电类型源区04，所述第一导电类型源区04底部低于栅极多晶硅07顶部；

步骤7，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，并以介质层为掩膜，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第二导电类型阱区接触区05，所述第二导电类型阱区接触区05底部与第一导电类型源区04底部齐平；所述第二导电类型阱区接触区05注入剂量小于第一导电类型源区04；

步骤8，表面金属化，通过光刻刻蚀工艺，形成源极金属20，衬底减薄，背面金属化形成漏极金属10。

本发明还提供一种低导通电阻低压槽栅mos器件的制造方法，包括如下步骤：

步骤1，选择重掺杂的第一导电类型衬底01和轻掺杂的第一导电类型外延层02构成的外延片；

步骤2，在外延片背面形成掩蔽层11，在第一导电类型外延层02表面淀积掩蔽层；

步骤3，根据耐压需求和第一导电类型外延层02的厚度及掺杂浓度，设置时间和温度，对硅片进行热扩散，使第一导电类型衬底01中的杂质扩散到第一导电类型外延层02中，使得第一导电类型外延层02底部形成线性或准线性的杂质分布；

步骤4，去除外延层02表面的掩蔽层，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成第二导电类型阱区03；

步骤5，在第一导电类型外延层02表面热生长或者淀积二氧化硅薄膜形成的介质层12，作为槽刻蚀的掩膜，介质层12的厚度由槽刻蚀深度决定；

步骤6，在第一导电类型外延层02表面刻蚀u形槽，并在槽内形成栅氧化层06和栅极多晶硅07，所述栅极多晶硅07底部低于第二导电类型阱区03底部；

步骤7，通过一次或多次第一导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第一导电类型源区04，所述第一导电类型源区04底部低于栅极多晶硅07顶部；

步骤8，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，并以介质层为掩膜，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第二导电类型阱区接触区05，所述第二导电类型阱区接触区05底部与第一导电类型源区04底部齐平；所述第二导电类型阱区接触区05注入剂量小于第一导电类型源区04；

步骤9，表面金属化，通过光刻刻蚀工艺，形成源极金属20，衬底减薄，背面金属化形成漏极金属10。

本发明还提供一种低导通电阻低压槽栅mos器件的制造方法，包括如下步骤：

步骤1，选择重掺杂的第一导电类型衬底01和轻掺杂的第一导电类型外延层02构成的外延片；

步骤2，在外延片背面形成掩蔽层11，在第一导电类型外延层02表面淀积掩蔽层；

步骤3，根据耐压需求和第一导电类型外延层02的厚度及掺杂浓度，设置时间和温度，对硅片进行热扩散，使第一导电类型衬底01中的杂质扩散到第一导电类型外延层02中，使得第一导电类型外延层02底部形成线性或准线性的杂质分布；

步骤4，去除外延层02表面的掩蔽层，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成第二导电类型阱区03；

步骤5，通过一次或多次第一导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第一导电类型源区04；

步骤6，在第一导电类型外延层02表面热生长或者淀积二氧化硅薄膜形成的介质层12，作为槽刻蚀的掩膜，介质层12的厚度由槽刻蚀深度决定；

步骤7，在第一导电类型外延层02表面刻蚀u形槽，并在槽内形成栅氧化层06和栅极多晶硅07；所述栅极多晶硅07顶部高于第一导电类型源区04底部，所述栅极多晶硅07底部低于第二导电类型阱区03底部；

步骤8，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，并以介质层为掩膜，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第二导电类型阱区接触区05，所述第二导电类型阱区接触区05底部与第一导电类型源区04底部齐平；所述第二导电类型阱区接触区05注入剂量小于第一导电类型源区04；

步骤9，表面金属化，通过光刻刻蚀工艺，形成源极金属20，衬底减薄，背面金属化形成漏极金属10。

本发明的有益效果为：第一，本发明所提出的制造方法制造的槽栅mos器件拥有更低的导通电阻；第二，对于同一耐压等级，本方案可以采用比传统方法更大的外延层厚度，因而对外延厚度的控制要求更低，可以提高器件良率；第三，相比于传统方案，本发明对外延层杂质分布控制的要求更低，可以提高器件良率；第四，相比于传统方案，本发明所提出的制造方法制造的槽栅mos器件性能受衬底反扩的影响更小。

附图说明

图1为槽栅mos器件结构图。

图2为本发明提出的低导通电阻槽栅mos器件制造方法实施例1制造流程图。

图3a为实施例1进行步骤1后的剖面图及图中虚线所在位置的杂质浓度分布情况。

图3b为实施例1进行步骤2后的剖面图及图中虚线所在位置的杂质浓度分布情况。

图3c为实施例1进行步骤3后的剖面图及图中虚线所在位置的杂质浓度分布情况。

图3d实施例1进行步骤4后的剖面图及图中虚线所在位置的杂质浓度分布情况。

图3e实施例1制造完成后的剖面图及图中虚线所在位置的杂质浓度分布情况。

图4为本发明提出的低导通电阻槽栅mos器件制造方法实施例2制造流程图。

图5为本发明提出的低导通电阻槽栅mos器件制造方法实施例3制造流程图。

图6为本发明提出的低导通电阻槽栅mos器件制造方法实施例4制造流程图。

01为第一导电类型衬底，02为第一导电类型外延层，03为第二导电类型阱区，04为第一导电类型源区，05为第二导电类型阱区接触区，06为栅氧化层，07为栅极多晶硅，10为漏极金属，11为掩蔽层，12为介质层，20为源极金属。

具体实施方式

实施例1

现以一种20v耐压的低导通电阻槽栅mos器件的制造过程为例来具体说明本发明提出的低导通电阻槽栅mos器件的制造方法，主要包含以下步骤：

步骤1，选择重掺杂的第一导电类型衬底01和轻掺杂的第一导电类型外延层02构成的外延片；

步骤2，在外延片背面形成掩蔽层11，在第一导电类型外延层02表面热生长或者淀积二氧化硅薄膜形成的介质层12，作为热扩散的掩蔽层和槽刻蚀的掩膜，介质层12的厚度由槽刻蚀深度决定；

步骤3，根据耐压需求和第一导电类型外延层02的厚度及掺杂浓度，设置时间和温度，对硅片进行热扩散，使第一导电类型衬底01中的杂质扩散到第一导电类型外延层02中，使得第一导电类型外延层02底部形成线性或准线性的杂质分布；热扩散时温度在1000℃-1200℃之间，热扩散所需时间在30min-240min之间。

步骤4，在第一导电类型外延层02表面刻蚀u形槽，并在槽内形成栅氧化层06和栅极多晶硅07；

步骤5，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成第二导电类型阱区03，所述第二导电类型阱区03底部高于栅极多晶硅07底部或与栅极多晶硅07底部齐平；

步骤6，通过一次或多次第一导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第一导电类型源区04，所述第一导电类型源区04底部低于栅极多晶硅07顶部；

步骤7，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，并以介质层为掩膜，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第二导电类型阱区接触区05，所述第二导电类型阱区接触区05底部与第一导电类型源区04底部齐平；所述第二导电类型阱区接触区05注入剂量小于第一导电类型源区04；

步骤8，表面金属化，通过光刻刻蚀工艺，形成源极金属20，衬底减薄，背面金属化形成漏极金属10。

采用该实施例制造方法制造漏源击穿电压为20v的槽栅mos器件时，采用了衬底电阻率为0.0011ωcm、外延厚度为3.0um、外延电阻率为0.2ωcm的外延片，热扩散过程采用的是1150℃、30min的推结菜单。最终所得槽栅mos器件的比导通电阻为0.99mωmm²。对于传统制造方案而言，要达到20v的漏源击穿电压水平，需采用厚度为2.3um的外延层，其比导通电阻为1.11mωmm²。从本实施例可以看出，本发明所提供的制造方法不仅能够制造更低导通电阻的器件，而且能够降低对外延材料的要求，还能降低衬底反扩现象对器件性能的影响。故而本发明所提出的方案不仅能降低器件的导通电阻，更能提高器件良率，降低器件成本。

实施例2

一种低导通电阻低压槽栅mos器件的制造方法，包括如下步骤：

步骤1，选择重掺杂的第一导电类型衬底01和轻掺杂的第一导电类型外延层02构成的外延片；

步骤2，通过一次或多次第二导电类型离子注入，在第一导电类型外延层02顶部形成第二导电类型阱区03；

步骤3，在外延片背面形成掩蔽层11，在第一导电类型外延层02表面热生长或者淀积二氧化硅薄膜形成的介质层12，作为热扩散的掩蔽层和槽刻蚀的掩膜，介质层12的厚度由槽刻蚀深度决定；

步骤4，根据耐压需求和第一导电类型外延层02的厚度及掺杂浓度，设置时间和温度，对硅片进行热扩散，使第一导电类型衬底01中的杂质扩散到第一导电类型外延层02中，使得第一导电类型外延层02底部形成线性或准线性的杂质分布；

步骤5，在外延层02表面刻蚀u形槽，并在槽内形成栅氧化层06和栅极多晶硅07；

步骤6，通过一次或多次第一导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第一导电类型源区04，所述第一导电类型源区04底部低于栅极多晶硅07顶部；

步骤7，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，并以介质层为掩膜，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第二导电类型阱区接触区05，所述第二导电类型阱区接触区05底部与第一导电类型源区04底部齐平；所述第二导电类型阱区接触区05注入剂量小于第一导电类型源区04；

步骤8，表面金属化，通过光刻刻蚀工艺，形成源极金属20，衬底减薄，背面金属化形成漏极金属10。

实施例3

一种低导通电阻低压槽栅mos器件的制造方法，包括如下步骤：

步骤1，选择重掺杂的第一导电类型衬底01和轻掺杂的第一导电类型外延层02构成的外延片；

步骤2，在外延片背面形成掩蔽层11，在第一导电类型外延层02表面淀积掩蔽层；

步骤3，根据耐压需求和第一导电类型外延层02的厚度及掺杂浓度，设置时间和温度，对硅片进行热扩散，使第一导电类型衬底01中的杂质扩散到第一导电类型外延层02中，使得第一导电类型外延层02底部形成线性或准线性的杂质分布；

步骤4，去除外延层02表面的掩蔽层，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成第二导电类型阱区03；

步骤5，在第一导电类型外延层02表面热生长或者淀积二氧化硅薄膜形成的介质层12，作为槽刻蚀的掩膜，介质层12的厚度由槽刻蚀深度决定；

步骤6，在第一导电类型外延层02表面刻蚀u形槽，并在槽内形成栅氧化层06和栅极多晶硅07，所述栅极多晶硅07底部低于第二导电类型阱区03底部；

步骤7，通过一次或多次第一导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第一导电类型源区04，所述第一导电类型源区04底部低于栅极多晶硅07顶部；

步骤8，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，并以介质层为掩膜，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第二导电类型阱区接触区05，所述第二导电类型阱区接触区05底部与第一导电类型源区04底部齐平；所述第二导电类型阱区接触区05注入剂量小于第一导电类型源区04；

步骤9，表面金属化，通过光刻刻蚀工艺，形成源极金属20，衬底减薄，背面金属化形成漏极金属10。

实施例4

一种低导通电阻低压槽栅mos器件的制造方法，包括如下步骤：

步骤1，选择重掺杂的第一导电类型衬底01和轻掺杂的第一导电类型外延层02构成的外延片；

步骤2，在外延片背面形成掩蔽层11，在第一导电类型外延层02表面淀积掩蔽层；

步骤3，根据耐压需求和第一导电类型外延层02的厚度及掺杂浓度，设置时间和温度，对硅片进行热扩散，使第一导电类型衬底01中的杂质扩散到第一导电类型外延层02中，使得第一导电类型外延层02底部形成线性或准线性的杂质分布；

步骤4，去除外延层02表面的掩蔽层，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成第二导电类型阱区03；

步骤5，通过一次或多次第一导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第一导电类型源区04；

步骤6，在第一导电类型外延层02表面热生长或者淀积二氧化硅薄膜形成的介质层12，作为槽刻蚀的掩膜，介质层12的厚度由槽刻蚀深度决定；

步骤7，在第一导电类型外延层02表面刻蚀u形槽，并在槽内形成栅氧化层06和栅极多晶硅07；所述栅极多晶硅07顶部高于第一导电类型源区04底部，所述栅极多晶硅07底部低于第二导电类型阱区03底部；

步骤8，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，并以介质层为掩膜，通过一次或多次第二导电类型杂质离子注入，在第一导电类型外延层02表面形成重掺杂的第二导电类型阱区接触区05，所述第二导电类型阱区接触区05底部与第一导电类型源区04底部齐平；所述第二导电类型阱区接触区05注入剂量小于第一导电类型源区04；

步骤9，表面金属化，通过光刻刻蚀工艺，形成源极金属20，衬底减薄，背面金属化形成漏极金属10。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。