半导体结构的形成方法与流程

1.本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。


背景技术：

2.近年来，鳍式场效应晶体管(finfet)由于可以有效控制器件关键尺寸缩小所导致的短沟道效应，已经得到了广泛应用。在鳍式场效应晶体管的制作中，多晶硅伪栅极(poly-si dummy gate)的制作一般使用两个掩膜，第一个掩膜用于在多晶硅沉积之后，形成多晶硅线，第二掩膜用于对多晶硅线进行切割。与使用单掩膜制作多晶硅伪栅极相比，使用双掩膜制作多晶硅伪栅极可以获得矩形的伪栅极轮廓(即切割后的多晶硅线末端接近直角矩形而不是圆弧状)，这样便于更好地控制栅极图形，从而提高器件密度，改善器件性能。
3.然而，随着器件尺寸的缩小，这种多晶硅伪栅极的制作方法也存在很多问题，需要新的方法以改善形成的半导体结构的性能。


技术实现要素：

4.本发明解决的技术问题是提供一种半导体结构的形成方法，以改善形成的半导体结构的性能。
5.为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成若干鳍部结构，若干所述鳍部结构包括沿平行于衬底表面方向分布的有效区和待隔离区，所述有效区顶部表面具有第一阻挡层，所述待隔离区顶部表面具有第二阻挡层；去除所述第一阻挡层；在去除所述第一阻挡层之后，在衬底上和鳍部结构上形成初始伪栅极结构，所述初始伪栅极结构横跨若干所述鳍部结构，所述初始伪栅极结构顶部暴露出所述待隔离区顶部表面的第二阻挡层；在形成所述初始伪栅极结构之后，去除待隔离区顶部表面的第二阻挡层；去除所述第二阻挡层之后，去除部分或全部所述待隔离区，在初始伪栅极结构内形成隔离开口，所述隔离开口的底部平面低于或齐平于所述初始伪栅极结构的底部平面；在隔离开口内形成第一隔离结构。
6.可选的，所述鳍部结构的形成方法包括：在衬底上形成鳍部材料层；在鳍部材料层上形成阻挡材料层；在阻挡材料层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜刻蚀所述阻挡材料层和鳍部材料层，形成所述鳍部结构，在有效区顶部表面形成第一阻挡层，在待隔离区顶部表面形成第二阻挡层。
7.可选的，在衬底上形成若干鳍部结构之后，去除所述第一阻挡层之前，还包括：在衬底上形成第二隔离结构，所述第二隔离结构位于所述鳍部结构部分侧壁表面且所述第二隔离结构顶部表面低于所述鳍部结构顶部表面。
8.可选的，所述隔离开口的底部平面低于或齐平于所述第二隔离结构顶部平面。
9.可选的，所述第一阻挡层的材料包括介电材料，所述介电材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。
10.可选的，所述第二阻挡层的材料包括介电材料，所述介电材料包括氮化硅、氧化
硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。
11.可选的，所述第一隔离结构的材料包括介电材料，所述介电材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。
12.可选的，形成初始伪栅极结构之后，去除所述第二阻挡层之前，还包括：去除部分所述初始伪栅极结构，形成伪栅极结构，所述伪栅极结构的顶部表面低于所述第二阻挡层的顶部表面；在所述伪栅极结构顶部表面形成保护层，所述保护层暴露出所述第二阻挡层顶部表面。
13.可选的，所述保护层的形成方法包括：回刻蚀所述初始伪栅极结构，直至暴露出部分所述第二阻挡层侧壁表面，形成伪栅极结构；在伪栅极结构顶部表面以及所述第二阻挡层侧壁表面和顶部表面形成保护材料层；平坦化所述保护材料层，直至暴露出所述第二阻挡层顶部表面，在所述伪栅极结构顶部表面形成保护层。
14.可选的，所述保护层的材料与所述第二阻挡层的材料不同。
15.可选的，所述保护层的材料包括介电材料，所述介电材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。
16.可选的，去除所述第一阻挡层的方法包括：在衬底上形成图形化的掩膜层，所述图形化的掩膜层暴露出所述第一阻挡层顶部表面；以所述图形化的掩膜层为掩膜刻蚀所述第一阻挡层，直至暴露出所述鳍部结构顶部表面。
17.可选的，所述初始伪栅极结构包括伪栅介质层和位于伪栅介质层表面的伪栅极层。
18.可选的，所述伪栅极层的材料包括多晶硅。
19.可选的，所述初始伪栅极结构的形成方法包括：在所述衬底上形成伪栅极结构材料层，所述伪栅极结构材料层覆盖所述鳍部结构顶部表面和侧壁表面以及所述第二阻挡层顶部表面；平坦化所述伪栅极结构材料层，直至暴露出所述第二阻挡层顶部表面，在衬底上形成所述初始伪栅极结构。
20.可选的，形成第一隔离结构之后，还包括：在衬底上形成介质层，所述初始伪栅极结构位于所述介质层内；去除所述初始伪栅极结构，在介质层内形成栅极开口；在栅极开口内形成栅极结构。
21.可选的，所述栅极结构包括栅介质层和位于栅介质层表面的栅极层。
22.可选的，所述栅极层的材料包括金属，所述金属包括钨、铜、氮化钛、氮化钽和铝中的一种或多种的组合。
23.与现有技术相比，本发明的技术方案具有以下有益效果：
24.本发明的技术方案中，通过先去除有效区顶部表面的第一阻挡层，再在衬底上形成初始伪栅极结构，所述初始伪栅极结构顶部暴露出所述待隔离区顶部表面的第二阻挡层，然后再去除待隔离区顶部表面的第二阻挡层，再去除部分或全部所述待隔离区，在初始伪栅极结构内形成隔离开口，再在隔离开口内形成第一隔离结构。所述方法中，通过先形成鳍部结构的待隔离区域，形成初始伪栅极结构之后再去除所述待隔离区域，使得所述第一隔离结构形成于所述待隔离区域的位置，从而使得所述第一隔离结构的形成位置能够自对准，避免了所述第一隔离结构的位置发生偏移后对后续的后栅工艺造成影响的情况，从而简化了工艺流程，提高了生产效率，所形成的半导体结构的性能也得到了改善。
25.进一步，形成初始伪栅极结构之后，去除所述第二阻挡层之前，还包括：去除部分所述初始伪栅极结构，形成伪栅极结构，所述伪栅极结构的顶部表面低于所述第二阻挡层的顶部表面，再在伪栅极结构顶部表面形成保护层，所述保护层能够保护所述伪栅极结构顶部表面，避免所述伪栅极结构在后续去除阻挡层和第二鳍部结构的工艺中受到损伤。
附图说明
26.图1和图2分别是一实施例中半导体结构的俯视图与剖面结构示意图；
27.图3至图11是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
28.如背景技术所述，现有的多晶硅伪栅极的制作方法有待改善。现结合具体的实施例进行分析说明。
29.图1和图2分别是一实施例中半导体结构的俯视图与剖面结构示意图。
30.请参考图1和图2，图1为图2的俯视图，图2为图1沿剖面线aa’方向的剖面结构示意图，其中，剖面线aa’沿着伪栅极结构方向延伸，包括：衬底100，所述衬底100包含第一区i、第二区ii和隔离区iii，所述隔离区iii位于第一区i和第二区ii之间，所述第一区i和第二区ii上具有鳍部结构101；位于衬底100上的第一介质层102，所述第一介质层102位于所述鳍部结构101侧壁且低于所述鳍部结构101顶部表面；位于第一区i上的第一伪栅极结构103，所述第一伪栅极结构103横跨所述鳍部结构101；位于第二区ii上的第二伪栅极结构104，所述第二伪栅极结构104横跨所述鳍部结构101；位于隔离区iii内的隔离结构105。
31.所述半导体结构中，所述隔离结构105用于对所述第一伪栅极结构103和第二伪栅极结构104进行电隔离。所述第一伪栅极结构103和第二伪栅极结构104的形成过程中，先形成初始伪栅极结构，所述初始伪栅极结构横跨所述鳍部结构，且所述初始伪栅极结构从第一区i延伸至第二区ii，再在初始伪栅极结构表面形成图形化的掩膜，以所述图形化的掩膜为掩膜去除位于隔离区iii上的初始伪栅极结构，从而在第一区i上形成第一伪栅极结构103，在第二区ii上形成第二伪栅极结构104，在隔离区iii上形成隔离结构105。
32.而由于半导体结构的尺寸越来越小，在初始伪栅极结构表面形成图形化的掩膜对隔离区iii上的初始伪栅极结构进行去除时，所述图形化掩膜的尺寸精度变小，光学对准的精度要求及控制难度却日益增加，从而导致形成的隔离结构105相对于鳍部结构101的位置很容易偏移，不能精准地位于隔离区iii上，如图2中区域x所示，所述隔离结构105的位置向第一区i的方向发生偏移。在后续的金属栅替代工艺中，在去除第一伪栅极结构103和第二伪栅极结构104时，由于隔离结构105和第一区i上鳍部结构101的距离较近，使得位于隔离结构105和鳍部结构101之间的第一伪栅极结构103难以去除干净，继续在第一区形成栅极结构之后，由于第一伪栅极结构103的残留，所述栅极结构对鳍部结构的控制能力相较于金属栅结构的控制能力较弱，使得所述栅极结构的开关速度变慢，从而使得半导体结构的性能受到影响。
33.为了解决上述问题，本发明技术方案提供一种半导体结构的形成方法，通过先形成鳍部结构的待隔离区域，形成初始伪栅极结构之后再去除所述待隔离区域，使得所述第一隔离结构形成于所述待隔离区域的位置，从而使得所述第一隔离结构的形成位置能够通
过自对准效应实现更准确的光学对准，避免了所述第一隔离结构的位置相对于鳍部结构发生偏移后对后续的后栅工艺造成影响的情况，从而简化了工艺流程，提高了生产效率，所形成的半导体结构的性能也得到了改善。
34.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
35.图3至图11是本发明实施例中半导体结构形成过程的剖面结构示意图。
36.请参考图3，提供衬底200。
37.在本实施例中，所述衬底200的材料为单晶硅；在其它实施例中，所述衬底还可以是多晶硅、锗、锗化硅、砷化镓或绝缘体上硅等半导体材料。
38.请参考图4，在衬底200上形成若干鳍部结构，若干所述鳍部结构包括沿平行于衬底表面方向分布的有效区201和待隔离区202，所述有效区201顶部表面具有第一阻挡层203，所述待隔离区202顶部表面具有第二阻挡层204。
39.所述鳍部结构的形成方法包括：在衬底200上形成鳍部材料层(未图示)；在鳍部材料层上形成阻挡材料层(未图示)；在阻挡材料层上形成图形化的掩膜层(未图示)；以所述图形化的掩膜层为掩膜刻蚀所述阻挡材料层和鳍部材料层，形成所述鳍部结构，在有效区201顶部表面形成第一阻挡层203，在待隔离区202顶部表面形成第二阻挡层204。
40.所述鳍部结构的材料包括单晶硅、多晶硅、锗、锗化硅、砷化镓或绝缘体上硅等半导体材料；所述阻挡材料层的材料包括介电材料，所述介电材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。
41.在本实施例中，所述鳍部结构的材料包括单晶硅；所述阻挡材料层的材料包括氮化硅。
42.所述阻挡材料层为所述第一阻挡层203和第二阻挡层204提供材料层。所述第一阻挡层203和第二阻挡层204用于保护所述鳍部结构顶部表面不受损伤。
43.形成所述鳍部材料层的工艺包括物理气相沉积工艺或外延生长工艺；形成所述阻挡材料层的工艺包括化学气相沉积工艺、原子层沉积工艺或热处理工艺等；刻蚀所述阻挡材料层和鳍部材料层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
44.在本实施例中，形成所述鳍部材料层的工艺包括外延生长工艺；形成所述阻挡材料层的工艺包括化学气相沉积工艺；刻蚀所述阻挡材料层和鳍部材料层的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌良好的鳍部结构以及第一阻挡层203和第二阻挡层204，以便后续去除第二阻挡层和待隔离区形成隔离开口后，在隔离开口内形成的第一隔离结构具有较好的尺寸均匀性，能够起到较好的隔离作用，使得后续形成的半导体结构性能均匀性较好。
45.请继续参考图4，形成所述鳍部结构以及第一阻挡层203和第二阻挡层204之后，在衬底200上形成第二隔离结构205，所述第二隔离结构205位于所述鳍部结构部分侧壁表面且所述第二隔离结构205顶部表面低于所述鳍部结构顶部表面。
46.所述第二隔离结构205用于后续形成的栅极结构与衬底200之间的电隔离。
47.所述第二隔离结构205的形成方法包括：在衬底200上形成隔离材料层(未图示)；回刻蚀所述隔离材料层，形成所述第二隔离结构205。
48.所述第二隔离结构205的材质与所述阻挡材料层的材质不同，所述第二隔离结构
205的材料与所述鳍部结构201的材料也不同，从而在回刻蚀所述隔离材料层形成第二隔离结构205时，基于第二隔离结构205的材料与所述阻挡材料层(第一阻挡层203和第二阻挡层204)及鳍部结构材料之间极高的刻蚀选择比，所述回刻蚀的工艺对所述第一阻挡层203和第二阻挡层204的消耗较小，对露出的鳍部结构部分侧壁表面消耗较小，从而能够保护所述鳍部结构顶部表面及侧壁表面不受第二隔离结构205回刻蚀工艺的损伤。
49.所述第二隔离结构205的材料包括介电材料，所述介电材料包括：氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。形成所述隔离材料层的工艺包括化学气相沉积工艺、原子层沉积工艺或热处理工艺等。
50.在本实施例中，所述第二隔离结构205的材料包括氧化硅；形成所述隔离材料层的工艺包括化学气相沉积工艺。
51.请参考图5，去除所述第一阻挡层203。
52.去除所述第一阻挡层203的方法包括：在衬底200上形成图形化的掩膜层(未图示)，所述图形化的掩膜层暴露出所述第一阻挡层203顶部表面；以所述图形化的掩膜层为掩膜刻蚀所述第一阻挡层203，直至暴露出所述鳍部结构顶部表面。
53.去除所述第一阻挡层203的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
54.在本实施例中，去除所述第一阻挡层203的工艺包括干法刻蚀工艺。
55.去除有效区201顶部表面的第一阻挡层203，保留待隔离区202顶部表面的第二阻挡层204，从而后续在衬底上形成横跨若干所述鳍部结构的初始伪栅极结构时，所述初始伪栅极结构能够暴露出所述第二阻挡层204，从而后续能够精准地去除所述第二阻挡层和待隔离区域，使得后续形成的第一隔离结构能够精确形成于所述待隔离区域的位置上，避免了所述第一隔离结构的位置发生偏移后对后续的后栅工艺造成影响的情况。
56.请参考图6，去除所述第一阻挡层203之后，在衬底200上和鳍部结构上形成初始伪栅极结构206，所述初始伪栅极结构横跨若干所述鳍部结构201，所述初始伪栅极结构206顶部暴露出所述待隔离区202顶部表面的第二阻挡层204。
57.所述初始伪栅极结构206包括伪栅介质层(未图示)和位于伪栅介质层表面的伪栅极层(未图示)。
58.所述伪栅介质层的材料的介电常数小于或等于3.7；所述伪栅极层的材料包括多晶硅。在本实施例中，所述伪栅介质层的材料包括氧化硅；所述伪栅极层的材料包括多晶硅。
59.所述初始伪栅极结构206的形成方法包括：在所述衬底200上形成伪栅极结构材料层(未图示)，所述伪栅极结构材料层包括伪栅介质材料层和位于伪栅介质材料层上的伪栅极材料层，所述伪栅极结构材料层覆盖所述鳍部结构顶部表面和侧壁表面以及所述第二阻挡层204顶部表面；平坦化所述伪栅极结构材料层，直至暴露出所述第二阻挡层204顶部表面，在衬底200上形成所述初始伪栅极结构206。
60.形成所述伪栅介质材料层的工艺包括化学气相沉积工艺、原子层沉积工艺或热处理工艺；形成所述伪栅极材料层的工艺包括物理气相沉积工艺或原子层沉积工艺；平坦化所述伪栅极结构材料层的工艺包括化学机械抛光工艺或回刻蚀工艺。
61.在本实施例中，形成所述伪栅介质材料层的工艺包括原子层沉积工艺；形成所述
伪栅极材料层的工艺包括物理气相沉积工艺；平坦化所述伪栅极结构材料层的工艺包括化学机械抛光工艺。
62.所述第二阻挡层204的材料与所述伪栅极结构材料层的材料不同，从而平坦化所述伪栅极结构材料层的工艺能够停止在所述第二阻挡层204表面，且所述平坦化工艺能够对所述第二阻挡层204损伤较小，所述初始伪栅极结构206顶部能够暴露出所述待隔离区202顶部表面的第二阻挡层204，从而后续能够去除所述待隔离区顶部表面的第二阻挡层，进一步去除所述待隔离区域，使得后续第一隔离结构能够精确位于所述待隔离区域的位置上，从而避免所述第一隔离结构的位置发生偏移，影响后续形成的栅极结构性能的情况。
63.请参考图7，去除部分所述初始伪栅极结构206，形成伪栅极结构207，所述伪栅极结构207的顶部表面低于所述第二阻挡层204的顶部表面。
64.形成所述伪栅极结构207的方法包括：回刻蚀所述初始伪栅极结构206，直至暴露出部分所述第二阻挡层204侧壁表面，形成伪栅极结构207。
65.去除部分所述初始伪栅极结构206，用于后续在所述伪栅极结构207顶部表面形成保护层提供空间。
66.请继续参考图7，在所述伪栅极结构207顶部表面形成保护层208，所述保护层208暴露出所述第二阻挡层204顶部表面。
67.所述保护层208的形成方法包括：在伪栅极结构207顶部表面以及所述第二阻挡层204侧壁表面和顶部表面形成保护材料层(未图示)；平坦化所述保护材料层，直至暴露出所述第二阻挡层204顶部表面，在所述伪栅极结构207顶部表面形成保护层208。
68.所述保护层208用于保护所述伪栅极结构207，避免所述伪栅极结构207在后续去除第二阻挡层和待隔离区域时受到损伤，后续再去除所述伪栅极结构形成栅极结构时，使得后续形成的栅极结构的高度受到影响。
69.所述保护层208的材料与所述第二阻挡层204的材料不同。所述保护层208的材料与所述第二阻挡层204的材料不同，从而在平坦化所述保护材料层形成所述保护层208时，所述平坦化的工艺对所述第二阻挡层204的损伤较小，从而后续能够去除所述第二阻挡层，进而去除所述待刻蚀区域，使所述第一隔离结构能精准位于所述待隔离区域上。
70.所述保护层208的材料包括介电材料，所述介电材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。在本实施例中，所述保护层208的材料包括氮碳化硅。
71.在其它实施例中，能够不形成所述保护层。
72.请参考图8，形成伪栅极结构207之后，去除待隔离区202顶部表面的第二阻挡层204，形成初始隔离开口209，所述初始隔离开口209暴露出所述待隔离区域202顶部表面。
73.去除所述第二阻挡层204的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
74.在本实施例中，去除所述第二阻挡层204的工艺包括干法刻蚀工艺。
75.所述保护层208的材料与所述第二阻挡层204的材料不同，从而在去除所述第二阻挡层204时，所述保护层208的损伤较小，从而所述保护层208能够保护所述伪栅极结构207在后续去除待隔离区域202的工艺中不受到损伤。
76.请参考图9，去除所述第二阻挡层204之后，去除部分或全部所述待隔离区202，在
初始伪栅极结构207内形成隔离开口210，所述隔离开口210的底部平面低于或齐平于所述伪栅极结构207的底部平面。
77.去除部分或全部所述待隔离区202的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
78.在本实施例中，去除部分或全部所述待隔离区202的工艺包括干法刻蚀工艺，所述干法刻蚀工艺具有较好的方向性，从而能够形成侧壁形貌较好且尺寸可控的隔离开口210，避免刻蚀待隔离区202过程中的横向刻蚀使得形成成的隔离开口210尺寸不可控，使得后续在隔离开口210内形成的第一隔离结构位置不可控的情况。
79.所述隔离开口210的底部平面低于或齐平于所述伪栅极结构207的底部平面，且所述隔离开口210的底部平面低于或齐平于所述第二隔离结构205的顶部平面，从而使得所述隔离开口210完全暴露出所述伪栅极结构207侧壁表面，使得后续在隔离开口内形成的第一隔离结构能够将后续形成的栅极结构隔离开来，使得半导体结构具有良好的性能。
80.请参考图10，在隔离开口210内形成第一隔离结构材料层211。
81.所述第一隔离结构材料层211为后续形成的第一隔离结构提供材料层。
82.在隔离开口210内形成第一隔离结构材料层211的工艺包括原子层沉积工艺或化学气相沉积工艺。
83.在本实施例中，在隔离开口210内形成第一隔离结构材料层211的工艺包括原子层沉积工艺，所述原子层沉积工艺能够在较小尺寸的隔离开口210内形成结构致密的第一隔离结构材料层211，避免后续形成的第一隔离结构具有较多的缺陷使得隔离效果不好的情况。
84.所述第一隔离结构材料层211的材料包括介电材料，所述介电材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。
85.在本实施例中，所述第一隔离结构材料层211的材料包括氧化硅。
86.在本实施例中，通过先形成鳍部结构的待隔离区域202，形成初始伪栅极结构之后再去除所述待隔离区域202，使得所述第一隔离结构212形成于所述待隔离区域202的位置，从而使得所述第一隔离结构212的形成位置能够自对准，避免了所述第一隔离结构212的位置发生偏移后对后续的后栅工艺造成影响的情况，从而简化了工艺流程，提高了生产效率，所形成的半导体结构的性能也得到了改善。
87.请参考图11，形成第一隔离结构材料层211之后，在衬底200上形成介质层(未图示)，所述伪栅极结构207位于所述介质层内；去除所述伪栅极结构207，在介质层内形成栅极开口(未图示)；在栅极开口内形成栅极结构213。
88.所述介质层的形成方法包括：在所述衬底上形成介质材料层(未图示)，所述介质材料层覆盖所述伪栅极结构207顶部表面；平坦化所述介质材料层、第一隔离材料层211和保护层208，直至暴露出所述伪栅极结构207顶部表面，形成所述介质层，形成所述第一隔离结构212。
89.所述介质层的材料包括介电材料，所述介电材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合；形成所述介质材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
90.在本实施例中，所述介质层的材料包括氧化硅；形成所述介质材料层的工艺包括
化学气相沉积工艺，所述化学气相沉积工艺能够快速形成厚度较厚且结构致密的介质材料层。
91.所述栅极结构213包括栅介质层(未图示)和位于栅介质层表面的栅极层(未图示)。
92.在本实施例中，所述栅极结构213还包括：位于所述栅介质层表面的功函数层(未图示)，所述栅极层位于所述功函数层表面。
93.在其它实施例中，能够不包括所述功函数层。
94.所述栅介质层的材料包括高k(介电常数大于3.9)材料，所述高k材料包括氧化铪或氧化铝；所述栅极层的材料包括金属，所述金属包括钨、铜、氮化钛、氮化钽和铝中的一种或多种的组合。
95.在本实施例中，所述栅介质层的材料包括氧化铪；所述栅极层的材料包括钨。
96.所述功函数层的材料包括p型功函数材料或n型功函数材料；所述p型功函数材料包括氮化钛或氮化钽；所述n型功函数材料包括钛铝。
97.至此，所述方法形成的半导体结构，所述第一隔离结构212形成于所述待隔离区域202的位置，从而使得所述第一隔离结构212的形成位置能够自对准，避免了所述第一隔离结构212的位置发生偏移后对后续的后栅工艺造成影响的情况，从而简化了工艺流程，提高了生产效率，所形成的半导体结构的性能也得到了改善。
98.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。