进行红外感测的图像传感器和其制造方法与流程

[0001]
本公开大体上涉及互补型金属氧化物半导体(cmos)图像传感器，且具体地说(但非排它地)，涉及对红外(ir)光具有增强的光敏度的图像传感器和其制造方法。


背景技术：

[0002]
图像传感器已变得随处可见。其广泛用于数码静态相机、蜂窝式电话、安保摄像头，以及医学、汽车和其它应用。典型图像传感器操作如下。来自外部场景的图像光入射于图像传感器上。图像传感器包含多个光敏元件，使得每一光敏元件吸收入射图像光的一部分。包含在图像传感器中的例如光电二极管等每一光敏元件各自在吸收图像光之后产生图像电荷。产生的图像电荷的量与图像光的强度成比例。所产生的图像电荷可用于产生表示外部场景的图像。
[0003]
一些图像传感器用于近红外(nir)感测(为简单和简洁起见，还被称作红外或ir感测)。ir感测一般定义为包含从约750nm到约950nm的光波长。ir感测可适用于原本在视觉感知之外的成像。当朝向对象发出和从对象反射ir光时，ir传感器寄存反射光。ir感测还可用以计量对象距离、大小、方位，并且识别用于各种应用的特征，包含用于自动聚焦的3d成像和相位检测。


技术实现要素：

[0004]
根据本公开的方面，提供一种对红外感测具有改进的敏感度的图像传感器。所述图像传感器包含半导体衬底、第一导电类型的第一外延层、第一导电类型的第二外延层、多个光电二极管，以及布置于相邻的光电二极管之间的多个像素隔离结构。所述半导体衬底具有第一侧和与第一侧相对的第二侧。第一外延层形成于半导体衬底的第一侧上。第二外延层形成于第一外延层上。多个光电二极管被布置成形成于第一外延层和第二外延层两者中。所述多个光电二极管中的每一个包含第二导电类型的第一扩散区和第二导电类型的第二扩散区。第一扩散区形成于第一外延层中且第二扩散区形成于第二外延层中。第二扩散区延伸穿过第二外延层并且电耦合到第一扩散区。每一光电二极管聚集响应于第一扩散区和第二扩散区中的至少一个中的入射光而产生的图像电荷。所述多个像素隔离结构中的每一个包含第一隔离结构和第二隔离结构。第一隔离结构形成于第一外延层中，并且安置于相邻第一扩散区之间。第二隔离结构形成于第二外延层中并且安置于相邻第二扩散区之间。第二隔离结构朝向半导体衬底延伸穿过第二外延层以连接到第一隔离结构。
[0005]
在一些实施例中，图像传感器另外包含多个背侧深沟槽隔离结构。所述多个背侧深沟槽隔离结构形成于半导体衬底的第二侧上。深沟槽隔离结构中的每一个从半导体衬底的第二侧延伸到第一外延层中以连接到每一像素隔离结构的第一隔离结构。
[0006]
在一些实施例中，第一扩散区与第二扩散区具有基本上相同的掺杂分布。
[0007]
在一些实施例中，第一隔离结构包含用第一导电类型掺杂的第一植入隔离区，且第二隔离结构包括用第一导电类型掺杂的第二植入隔离区。
[0008]
在一些实施例中，背侧深沟槽隔离结构中的每一个从半导体衬底的第二侧延伸到相应第一隔离结构的第一植入隔离区中。
[0009]
在一些实施例中，第一隔离结构包含形成于第一外延层中的第一前侧深沟槽隔离结构，且第一前侧深沟槽隔离结构朝向半导体衬底的第二侧延伸穿过第一外延层。第二隔离结构包含形成于第二外延层中的第二前侧深沟槽隔离结构，且第二前侧深沟槽隔离结构从第二外延层的表面穿过第二外延层朝向半导体衬底延伸以连接到第一深沟槽隔离结构。
[0010]
根据本公开的另一方面，提供对红外感测具有改进的敏感度的图像传感器。图像传感器包含半导体衬底、第一导电类型的第一外延层和第一导电类型的第二外延层。半导体衬底具有第一侧和与第一侧相对的第二侧。第一外延层形成于半导体衬底的第一侧上。第一外延层包含第二导电类型的多个第一扩散区和第二导电类型的多个第一扩散区，其中第二导电类型与第一导电类型相反。多个第一隔离结构中的每一个布置于第一外延层中的相邻第一扩散区之间以使相邻第一扩散区电隔离。第一导电类型的第二外延层形成于第一外延层上。第二外延层包含第二导电类型的多个第二扩散区和多个第二隔离结构。第二扩散区中的每一个延伸穿过第二外延层并且电耦合到第一扩散区中的每一个，从而形成多个光电二极管。第二隔离结构中的每一个布置于第二外延层中的相邻第二扩散区之间以使相邻第二扩散区电隔离。第二隔离结构中的每一个朝向半导体衬底的第二侧延伸穿过第二外延层并且连接到第一隔离结构中的每一个。
[0011]
在一些实施例中，图像传感器另外包含第一导电类型的第三外延层，且第三外延层形成于第二外延层上。第三外延层包含第二导电类型的多个第三扩散区和多个第三隔离结构。第三扩散区中的每一个延伸穿过第三外延层以电耦合到第二扩散区。光电二极管中的每一个包含第一扩散区、第二扩散区和第三扩散区。光电二极管中的每一个存储响应于第一扩散区、第二扩散区和第三扩散区中的至少一个中的入射光而产生的图像电荷。第三隔离结构中的每一个安置于第三外延层中的相邻第三扩散区之间以使相邻的第三扩散区电隔离。第三隔离结构中的每一个朝向第二外延层延伸穿过第三外延层并且连接到第二隔离结构中的每一个。
[0012]
在一些实施例中，第一扩散区、第二扩散区和第三扩散区具有基本上相同的掺杂分布。
[0013]
在一些实施例中，图像传感器是前侧照明式图像传感器。
[0014]
在一些实施例中，图像传感器是背侧照明式图像传感器。
[0015]
根据本公开的另一方面，提供用于制造对红外感测具有改进的敏感度的图像传感器的方法。所述方法包含在半导体衬底的第一侧上形成第一导电类型的第一外延层；在所述第一外延层中形成第二导电类型的多个第一扩散区；在所述第一外延层中形成多个第一隔离结构，所述第一隔离结构中的每一个被布置成形成于相邻的第一扩散区之间；在所述第一外延层上形成所述第一导电类型的第二外延层；在所述第二外延层中形成所述第二导电类型的多个第二扩散区，其中所述第二扩散区中的每一个延伸穿过所述第二外延层以电耦合到所述第一扩散区中的每一个，从而形成多个光电二极管；和在所述第二外延层中形成多个第二隔离结构，其中所述第二隔离结构中的每一个形成于相邻的第二扩散区之间并且延伸穿过所述第二外延层以连接到所述第一隔离结构中的每一个。
[0016]
在一些实施例中，第一导电类型是p型，且第二导电类型是n型。
[0017]
在一些实施例中，第一导电类型是n型，且第二导电类型是p型。
附图说明
[0018]
参考以下图式描述本发明的非限制性且非穷尽性实例，其中除非另外规定，否则在各视图通篇中相同的附图标记指代相同的部分。
[0019]
图1a说明根据本公开的实施例的示范性图像传感器结构的横截面视图。
[0020]
图1b说明根据本公开的实施例的示范性图像传感器结构的横截面视图。
[0021]
图2a-2g说明根据本公开的教示的关于图1a的图像传感器的示范性制造方法的横截面图。
[0022]
图3示出说明根据本公开的教示的用于制造图1的示范性图像传感器的示范性方法的流程图。
[0023]
图4a说明根据本公开的实施例的示范性背侧照明式图像传感器结构的横截面视图。
[0024]
图4b说明根据本公开的实施例的示范性前侧照明式图像传感器结构的横截面视图。
[0025]
图5说明根据本公开的实施例的示范性背侧图像传感器结构的横截面视图。
[0026]
图6a-6f说明根据本公开的教示的关于图5的示范性图像传感器结构的另一示范性制造方法的横截面图。
[0027]
图7示出说明根据本公开的教示的用于制造图5的示范性图像传感器结构的示范性方法的流程图。
[0028]
图8说明根据本公开的实施例的成像系统的一个实例。
[0029]
对应参考标号在图式的若干视图中指示对应组件。技术人员应了解，图中的元件仅为简单和清晰起见而说明，并且不一定按比例绘制。举例来说，图中的一些元件的尺寸可能相对于其它元件放大以有助于改进对本发明的各种实施例的理解。并且，通常未描绘在商业可行的实施例中有用或必需的常见但易于理解的元件，以便呈现本发明的这些各种实施例的遮挡较少的视图。
具体实施方式
[0030]
本文中描述用于对ir光具有增强的光敏度的成像传感器的设备结构和制造方法的实施例。在以下描述中，陈述众多具体细节以便提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，可在没有一或多个具体细节的情况下或利用其它方法、组件、材料等来实践本文中所描述的技术。在其它情况下，未展示或详细描述众所周知的结构、材料或操作以免使某些方面混淆。
[0031]
在本说明书通篇中参考“一个实例”或“一个实施例”意味着结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书在不同位置中出现的短语“在一个实例中”或“在一个实施例中”未必都是指同一个实例。此外，所述特定特征、结构或特性可在一或多个实例中组合。
[0032]
下文描述组件和布置的特定实例来简化本公开内容。当然，这些只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第
一特征和第二特征直接接触地形成或安置的实施例，且还可包含额外特征可在第一特征与第二特征之间形成或安置使得第一特征和第二特征可不直接接触的实施例。此外，本公开可在各种实例中重复参考标号和/或字母。这种重复是出于简化和清楚的目的且本身并不规定所论述的各种实施例和/或配置之间的关系。
[0033]
还将理解，尽管本文中可使用术语第一、第二、第三等来描述各种元件、组件、区、层和/或区段，但这些元件、组件、区、层和/或区段不应受这些术语限制。这些术语仅用于将一个元件、组件、区、层或区段与另一区、层或区段区分开且不限制或设置次序。因此，在不脱离本发明概念的教示的情况下，下文论述的第一元件、组件、区、层或区段可称为第二元件、组件、区、层或区段。
[0034]
为易于描述，可在本文中使用例如“下面”、“下方”、“下部”、“之下”、“上”、“上部”等等空间相对术语描述如图中所说明的一个元件或特征与另一元件或特征的关系。应理解，除图中所描绘的定向以外，空间相对术语意欲涵盖装置在使用或操作中的不同定向。举例来说，如果图中的装置倒过来，那么描述为“在”其它元件或特征“下方”或“下面”或“之下”的元件将定向“在”所述其它元件或特征“上方”。因此，示范性术语“在
……
下方”和“在
……
之下”可涵盖在上方和在下方的定向。装置可以按其它方式定向(旋转90度或处于其它定向)，且相应地解释本文中所用的空间相对描述符。此外，还将理解，当层被称作“在两个层之间”时，其可为两个层之间的唯一层，或也可存在一或多个中间层。
[0035]
将理解，当一元件被称为“连接到”或“耦合到”另一元件时，其可直接连接或耦合到所述另一元件或可存在中间元件。相比之下，当一元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。应以类似方式解释用于描述元件之间的关系的其它词语(例如，“在
……
之间”与“直接在
……
之间”、“相邻”与“直接邻近”等)。
[0036]
应理解，当元件或层被提及为“形成于另一元件或层上”时，其可能直接形成于另一元件或层上。即，举例来说，可存在中间元件或层。相比之下，当元件或层被称为“直接形成于另一元件上”时，不存在中间元件或层。应以类似方式解释用于描述元件或层之间的关系的其它词语(例如，“在
……
之间”与“直接在
……
之间”、“相邻”与“直接邻近”等)。
[0037]
在本说明书通篇中，使用若干技术术语。除非本文中明确定义，或其使用情境将明显另外表明，否则这些术语将采用其在所出现的领域中的普通含义。
[0038]
cmos图像传感器通常包括分别具有例如光电二极管的图像感测元件的多个像素。随时间推移，半导体行业使像素的大小减小，以便增加cmos图像传感器(cis)集成芯片中的像素的数目。增加集成芯片中的像素的数目会增加由cis集成芯片捕获的图像的分辨率。然而，随着像素的大小变得越来越小，像素变得越来越靠近彼此且相邻像素之间的串扰增加。因而，像素之间的较小且深的隔离对于像素的满阱容量(fwc)和量子效率(qe)变得越来越至关重要。
[0039]
红外(ir)光的波长通常在750nm到约950nm的范围内，且针对ir光波长950nm的硅衬底的典型吸收深度是大约10um。因此，为改进光电二极管对红外(ir)光的量子效率或光敏度，可需要具有较深植入的光电二极管的较厚硅衬底，以便增加ir光的吸收，这将需要较深隔离。然而，人们认为，例如光刻、植入和蚀刻处理等当前处理技术会将光电二极管的植入深度限制到约2um到3um，此深度可能并不足以完全吸收ir光，进而会限制图像传感器的性能。另外，还存在沟槽深度和沟槽宽度限制，被称为最大纵横比(深度与宽度比)，这将局
限可形成隔离结构的深度。特定来说，像素大小越小，可植入光电二极管的深度越浅，且可用现有处理技术形成隔离结构的深度越浅。
[0040]
图1a说明根据本公开的示范性实施例提供的图像传感器10的实例横截面视图。图像传感器10包含半导体衬底100、第一外延层110、第二外延层130、多个光电二极管120、布置于相邻光电二极管120之间的多个像素隔离结构140，以及多个深隔离沟槽(dti)结构150。多个光电二极管120中的每一个可操作以响应于入射光而产生并聚集图像电荷。
[0041]
在一些实施例中，半导体衬底100可为硅衬底或经掺杂半导体衬底，例如p
–
型硅衬底或n
–
型硅衬底。在一个实施例中，半导体衬底100可为外延硅衬底。
[0042]
半导体衬底100具有第一侧102(例如，前侧)和与第一侧102相对的第二侧104(例如，背侧)。第一外延层110例如通过执行外延生长过程(第一外延生长过程)形成于半导体衬底100的第一侧102上。第二外延层130例如通过执行另一外延生长过程(第二外延生长过程)形成于第一外延层110上。第二外延层130具有表面132，其可被称为第二外延层130、第一外延层110和半导体衬底100的堆叠性衬底结构的前侧表面。半导体衬底100具有表面112，其可被称为第二外延层130、第一外延层110和半导体衬底100的堆叠性衬底结构的背侧表面。
[0043]
第一外延层110可外延地与半导体衬底100对齐。第二外延层130可外延地与第一外延层110对齐。第一外延层110和第二外延层130可为经掺杂硅层。在一些实施例中，第一外延层110和第二外延层130两者均为经p型掺杂硅层。在一些实施例中，第一外延层110和第二外延层130两者均为经n型掺杂硅层。在一些实施例中，第一外延层110和第二外延层130可用相同极性和大体相同杂质浓度的掺杂剂/杂质掺杂。
[0044]
在一些实施例中，第一外延层110的掺杂浓度和第二外延层130的掺杂浓度可高于半导体衬底100的掺杂浓度。
[0045]
在一些实施例中，第一外延层110和第二外延层130两者均可掺杂有与半导体衬底100的导电类型相同的掺杂剂。在一些实施例中，第一外延层110和第二外延层130两者均可掺杂有与半导体衬底110具有不同导电类型的掺杂剂。举例来说，第一外延层110和第二外延层130两者均可掺杂有p型掺杂剂(例如，硼、镓)，而半导体衬底100可掺杂有n型掺杂剂(例如，砷、磷)。
[0046]
在一些实施例中，多个光电二极管120中的每一个包含第一扩散区120a和第二扩散区120b。第一扩散区120a中的每一个形成于第一外延层110中。第二扩散区120b中的每一个形成于第二外延层130中。
[0047]
第二扩散区120b中的每一个被布置成延伸到基本穿过第二外延层130以电耦合到彼此。在一些实施例中，第一扩散区120a和第二扩散区120b可与彼此接触。举例来说，第二扩散区120b可通过在表面132处的离子植入形成于第二外延层130中，并且被布置成例如通过具有不同植入能量的数次植入而从表面132延伸穿过第二外延层130以直接连接到第一扩散区120a。
[0048]
第一扩散区120a中的每一个形成用于每一相应光电二极管120的第一光感测区，且第二扩散区120b中的每一个形成每一相应光电二极管的第二光感测区。每一光电二极管120的第一扩散区120a和第二扩散区120b在图像传感器10的积分或曝光周期期间，响应于入射光的部分各自针对相关联光电二极管120被吸收而以可操作方式产生并聚集图像电
荷。重申一下，每一光电二极管120聚集响应于入射光的部分各自在相关联的第一扩散区120a和第二扩散区120b中的至少一个中被吸收而产生的图像电荷。换句话说，光电二极管120的第一扩散区120a和第二扩散区120b中的经组合聚集图像电荷可表示为针对相应光电二极管120的光感测响应，并且在图像传感器10的电荷转移周期期间由光电二极管120输出。
[0049]
在一些实施例中，图像传感器10可为前侧照明式(fsi)图像传感器，每一光电二极管120在图像传感器10的积分或曝光周期期间，响应于入射光被引导穿过第一扩散区120a和第二扩散区120b中的至少一个中的表面132(前侧表面)而产生并聚集图像电荷。对于图像传感器10是前侧照明式图像传感器，表面132还可被称作被照明表面，且表面112可被称为不被照明表面。
[0050]
在一些实施例中，图像传感器10可为背侧照明式(bsi)图像传感器，每一光电二极管120在图像传感器10的积分或曝光周期期间，响应于入射光被引导穿过第一扩散区120a和第二扩散区120b中的至少一个中的第二侧104(例如，背侧)，即穿过表面112(背侧表面)而产生并聚集图像电荷。对于图像传感器10是前侧照明式图像传感器，表面112还可被称作被照明表面，且表面132可被称为不被照明表面。
[0051]
多个光电二极管120的第一扩散区120a和第二扩散区120b可形成有与第一外延层110和第二外延层130的导电类型相反的导电类型。在一些实施例中，第一扩散区120a和第二扩散区120b可掺杂有n型掺杂剂(例如，砷或磷)以用于产生电子来作为图像电荷，而第一外延层110和第二外延层130可掺杂有p型掺杂剂(例如，硼)。在一些实施例中，极性可颠倒，即，第一扩散区120a和第二扩散区120b可掺杂有p型掺杂剂以用于产生电洞来作为图像电荷，而第一外延层110和第二外延层130可掺杂有n型掺杂剂。
[0052]
在一些实施例中，每一光电二极管120的第一扩散区120a和第二扩散区120b具有基本上相同的掺杂分布。在一些实施例中，第一扩散区120a和第二扩散区120b具有基本上相同的掺杂浓度。因而，每一光电二极管120可具有相等掺杂剂浓度与基本上相同的大小和形状。应了解，光电二极管120的满阱容量主要由其经掺杂第一扩散区120a和第二扩散区120b的大小和掺杂剂浓度设置。每一光电二极管120可具有基本上相同的满阱容量。所属领域中已知使两个光电二极管具有类似(若不相等)满阱容量允许信号处理的复杂性减小。
[0053]
在一些实施例中，安置成较靠近被照明表面的扩散区可具有较高掺杂浓度。举例来说，对于背侧照明式图像传感器，更靠近背侧表面(例如，表面112)的第一扩散区120a与第二扩散区120b相比可具有更高掺杂浓度。对于另一实例，对于前侧照明式图像传感器，更靠近前侧表面(例如，表面132)的第二扩散区120b与第一扩散区120a相比可具有更高掺杂浓度。
[0054]
多个像素隔离结构140中的每一个布置于两个相邻光电二极管120之间以使相邻的光电二极管120电隔离，从而防止电串扰。多个像素隔离结构140中的每一个包含第一隔离结构140a和第二隔离结构140b。第一隔离结构140a形成于第一外延层110中并朝向半导体衬底100的第一侧102延伸。第二隔离结构140b形成于第二外延层130中并且延伸到基本穿过第二外延层130。
[0055]
多个像素隔离结构140的第一隔离结构140a布置于两个相邻的第一扩散区120a之间，且多个像素隔离结构140的第二隔离结构140b布置于两个相邻的第二扩散区120b之间。
多个像素隔离结构140的第一隔离结构140a中的每一个被配置成使相邻的第一扩散区120a电隔离，且多个像素隔离结构140的第二隔离结构140b中的每一个被配置成使相邻的第二扩散区120b电隔离。
[0056]
第一隔离结构140a中的每一个可被布置成延伸到大于第一扩散区120a的植入深度的深度。举例来说，第一隔离结构140a可穿过第一外延层110延伸到半导体衬底100的第一侧102，而第一扩散区120a可被布置成延伸到进入第一外延层110的深度。
[0057]
第二隔离结构140b中的每一个被布置成从第二外延层130的表面132穿过第二外延层130延伸到第一外延层110并且耦合到相应第一隔离结构140a中的每一个。在一些实施例中，第二隔离结构140b可电耦合到第一隔离结构140a。在一些实施例中，第二隔离结构140b中的每一个可在物理上或在结构上连接到每一相应的第一隔离结构140a。
[0058]
在一些实施例中，第一隔离结构140a中的每一个和第二隔离结构140b中的每一个可通过离子植入形成。第一隔离结构140a中的每一个和第二隔离结构140b中的每一个可为植入隔离区，其掺杂有与第一扩散区120a和第二扩散区120b具有相反的导电类型的掺杂剂。举例来说，第一扩散区120a中的每一个可为第一n型扩散区，第二扩散区120b中的每一个可为第二n型扩散区，第一隔离结构140a中的每一个可为第一p型植入隔离区，且第二隔离结构140b中的每一个可为第二p型植入隔离区。p型植入隔离区和第二p型植入隔离区可具有基本上相同的掺杂浓度。
[0059]
在一些实施例中，第一隔离结构140a中的每一个的横向宽度小于第一扩散区120a中的每一个的横向宽度。第二隔离结构140b中的每一个的横向宽度小于第二扩散区120b中的每一个的横向宽度。在一些实施例中第一扩散区120a和第二扩散区120b中的每一个的横向宽度是第一隔离结构140a和第二隔离结构140b中的每一个的横向宽度的至少两倍。
[0060]
在一些实施例中，多个深沟槽隔离结构150形成于半导体衬底100的第二侧104上。深沟槽隔离(b-dti)结构150中的每一个形成于半导体衬底100的背侧表面(即，表面112)上并且延伸到朝向半导体衬底100的第一侧102进入半导体衬底100的深度。深沟槽隔离结构150中的每一个可被称为背侧深沟槽隔离(b-dti)结构。深沟槽隔离结构150中的每一个被布置成延伸到第一外延层110中。深沟槽隔离结构150中的每一个可被布置成延伸到每一相应第一隔离结构140a中。替代地，每一深沟槽隔离结构150的一部分可形成于每一相应第一隔离结构140a中，以便提供多个光电二极管120的相邻第一扩散区120a之间的完全隔离并且防止相邻的第一扩散区120a之间的光学串扰和电串扰。
[0061]
在一个实施例中，第一隔离结构140a中的每一个由第一植入隔离区形成，且第二隔离结构140b中的每一个由第二植入隔离区形成。深沟槽隔离结构150中的每一个可延伸到第一植入隔离区中的每一个中。
[0062]
在一些实施例中，可通过形成于其上的第一外延层110预制半导体衬底100。可首先在第一外延层110中形成多个光电二极管120的第一扩散区120a和多个像素隔离结构140的第一隔离结构140a。接着，可通过外延生长过程在半导体衬底100的第一外延层110上形成第二外延层130。可随后在第二外延层130中形成多个光电二极管120的第二扩散区120b和多个像素隔离结构140的第二隔离结构140b。
[0063]
在一些实施例中，可在形成第二外延层130、第二扩散区120b和第二隔离结构140b之后通过光刻和蚀刻过程形成多个深沟槽隔离结构150。
[0064]
虽然未说明，但在一些实施例中，深沟槽隔离结构150中的每一个可填充有介电材料，例如氧化物材料或介电常数大于3.9的材料(被称为高k材料)，以提供相邻光电二极管120之间的电隔离。在一些实施例中，深沟槽隔离结构150中的每一个可填充有具有低于半导体衬底100的折射率的折射率的介电材料，例如氧化硅，以进一步减小光学串扰。所属领域中已知通过沉积过程，例如化学气相沉积(cvd)，将介电材料填充到多个深沟槽隔离结构150中，因此省略细节以免模糊本公开。在一些实施例中，将例如氧化物材料的内衬层沉积到深沟槽隔离结构150中的每一个中，且随后用反射性材料填充深沟槽隔离结构150中的每一个以增强反射性。反射性材料可包含铝(al)、钨(w)、其组合，或其它合适材料。
[0065]
在一些实施例中，为进一步增加光电二极管120的厚度，额外外延层可生长到第二外延层130上，其中额外外延层可具有多个第三扩散区和安置于其中的多个第三隔离结构，其中多个第三隔离结构布置于相邻的第三扩散区之间。请参考图1b，其说明根据本公开的示范性实施例提供的图像传感器10的实例横截面视图。应了解，图像传感器10a可与图1a的图像传感器10共享类似方面，且上文所描述的类似地命名和编号的元件在下文类似地耦合和起作用。图像传感器10a另外包含通过另一外延生长过程(第三外延生长过程)形成于第二外延层130上的第三外延层160，其中第三外延层160可掺杂有与第一外延层110和第二外延层130具有相同导电类型的掺杂剂。多个光电二极管120中的每一个可另外包含第三扩散区120c。多个像素隔离结构140中的每一个可另外包含第三隔离结构140c。第三外延层160可具有表面162，其可被称为图像传感器10a中的第三外延层160、第二外延层130、第一外延层110和半导体衬底100的堆叠性结构的前侧表面。表面112可被称为图像传感器10a衬底100中的第三外延层160、第二外延层130、第一外延层110和半导体衬底100的堆叠性结构的背侧表面。
[0066]
在一些实施例中，第一外延层110、第二外延层130和第三外延层160可具有基本上相同的掺杂浓度。
[0067]
在一些实施例中，第三外延层160与第二外延层130具有基本上相同的厚度。
[0068]
在第三外延层160中形成第三扩散区120c中的每一个，且可基于第二扩散区120b的位置形成第三扩散区120c中的每一个。第三扩散区120c可以由与第一扩散区120a和第二扩散区120b具有相同导电类型的掺杂剂形成。第三扩散区120c中的每一个可被布置成从表面162基本穿过第三外延层160延伸到第二扩散区120b，以电耦合到每个相应第二扩散区120b。
[0069]
第三隔离结构140c中的每一个形成于第三外延层160中，且多个第三隔离结构140c中的每一个可被布置成形成于两个相邻的第三扩散区120c之间以使相邻的第三扩散区120c电隔离。多个第三隔离结构140c中的每一个可被布置成延伸穿过第三外延层以耦合到多个第二隔离结构140b中的每一个。
[0070]
在一些实施例中，第三隔离结构140c中的每一个可通过用与第三扩散区120c具有相反导电性的掺杂剂进行离子植入而形成。举例来说，第三隔离结构140c中的每一个可为第三p型植入隔离区且第三扩散区120c中的每一个可为第三n型扩散区。
[0071]
第三扩散区120c中的每一个形成用于每一相应光电二极管120'的第三光感测区。每一光电二极管120'可在图像传感器10a的积分或曝光周期期间，响应于入射光的部分各自在相关联的第一扩散区120a、第二扩散区120b和第三扩散区120c中的至少一个中被吸收
而以可操作方式产生并聚集图像电荷。换句话说，光电二极管120的第一扩散区120a、第二扩散区120b和第三扩散区120c中的经组合聚集图像电荷可表示为针对相应光电二极管120'的光感测响应并且在图像传感器10a的电荷转移周期期间由光电二极管120'输出。
[0072]
通过两个或更多个外延层堆叠性结构，图像传感器10或10a可具有用于ir感测的较深植入式光电二极管(例如，光电二极管120)以及用于减小光电二极管之间的串扰的深隔离结构，从而克服当前光刻、植入和蚀刻过程施加的处理限制。举例来说，与使用当前光刻、植入和蚀刻过程处理技术具有单个外延层的图像传感器结构相比，图像传感器10或10a中的光电二极管的植入深度或厚度可至少双倍增加。每一光电二极管(例如，光电二极管120或120')的总植入深度或厚度可取决于第一外延层和第二外延层的组合厚度。因而，可在不影响对例如蓝色光、绿色光和红色光等其它可见光的光敏度的情况下改进光电二极管对ir光的光敏度。
[0073]
返回参看图1a，在一些实施例中，图像传感器10可包含具有形成于半导体衬底100的前侧102上的多个像素的像素阵列。对于其中图像传感器10是bsi图像传感器的一些实施例，像素阵列中的像素/光电二极管被配置成从半导体衬底100的表面112(背侧表面)接收光。对于其中图像传感器10是fsi图像传感器的一些实施例，像素阵列中的像素/光电二极管被配置成从第二外延层130的表面132(前侧表面)接收光。每一像素包含至少一光电二极管120且通过像素隔离结构140将相邻的光电二极管120隔离。在一个实施例中，每一像素使用形成于半导体衬底100的前侧102上的四个晶体管，这在所属领域中已知为4t有源像素布置。然而，受益于本公开的所属领域的普通技术人员可了解，本发明的像素阵列可以与任何类型的像素设计一起使用，所述像素设计包含但不限于3t、5t、6t和其它合适的设计。
[0074]
在所描绘的4t像素实施例中，每一像素包含至少一光电二极管120，其在一个实例中可为钉扎光电二极管。换句话说，第一导电类型(例如，p型)的钉扎层可安置于第一扩散区120a与背侧表面(例如，表面112)之间或第二扩散区120b与前侧表面(例如，表面132)之间。然而，光电二极管120也可为部分钉扎的光电二极管，或非钉扎光电二极管。光电二极管120响应于入射光而产生并聚集图像电荷，光电二极管120输出用以调制放大晶体管的图像数据信号。放大晶体管也可被称作源极跟随器晶体管。接着使用具有转移栅极的转移晶体管将光电二极管输出的图像数据信号传送到浮动扩散节点和放大晶体管的栅极。
[0075]
在操作中，在积分周期(还被称作曝光或聚集周期)期间，每一光电二极管120可响应于相应光电二极管120的第一扩散区120a和第二扩散区120b中的至少一个中的入射光而产生图像电荷并且存储所产生的图像电荷。在积分周期之后，接通转移栅极以用可操作方式将对应于保持于第一扩散区120a和第二扩散区120b中的至少一个中的图像数据信号的图像电荷传送到相关联的浮动扩散节点。在图像数据信号已传送到浮动扩散节点之后，转移栅极再次在后续积分周期的起点关断。接着使用浮动节点上的图像数据信号调制放大晶体管，外围电路读出所述放大晶体管。外围电路可包含放大器、滤光片或其它信号处理电路。在读出之后，复位晶体管具有复位栅极，将浮动节点复位到参考电压。在一个实施例中，参考电压是vdd。
[0076]
图2a-2g说明根据本公开的教示的关于图1的图像传感器的示范性制造方法的横截面图。图3示出说明根据本公开的教示的用于制造图1的示范性图像传感器的示范性方法的流程图。优选的是与图3对应地观察图2a-2g。
[0077]
在框310中，在半导体衬底上形成第一导电类型的第一外延层。半导体衬底具有第一侧(前侧)和与第一侧相对的第二侧(背侧)。第一外延层可通过第一外延生长在半导体衬底的第一侧上外延地生长。
[0078]
参考图2a，半导体衬底200具有第一侧202和与第一侧202相对的第二侧204。在一些实施例中，半导体衬底200可为硅半导体衬底、经掺杂硅半导体衬底，例如经p型掺杂硅衬底或经n型掺杂硅衬底。第一外延层210通过第一外延生长在半导体衬底200的第一侧202上生长。
[0079]
在一些实施例中，第一外延层210可例如由从作为基底的半导体衬底继承的晶体结构的经外延生长层形成。此外延生长是使硅(si)前驱气体在氢气(h2)气体经受热分解以形成与主晶片具有类似晶体结构的薄硅层的众所周知技术。在一些实施例中，第一外延层210可具有范围从2-3um的厚度。
[0080]
在一些实施例中，半导体衬底200和第一外延层210可具有相同的导电类型，举例来说，半导体衬底200和第一外延层210两者均可掺杂有p型(第一导电类型)掺杂剂，例如硼。在一些实施例中，半导体衬底200和第一外延层210可具有相反的导电类型，举例来说，半导体衬底200可掺杂有n型(第二导电类型)掺杂剂，例如砷或磷，而第一外延层210可掺杂有p型(第一导电类型)掺杂剂。
[0081]
在框320中，在第一外延层中形成多个第一扩散区。所述多个第一扩散区可通过离子植入过程形成，所述离子植入过程包含不同植入能量下的数次植入以使得第一扩散区中的每一个植入到第一外延层中的一深度。多个第一扩散区中的每一个形成每一相应光电二极管的第一光感测区。
[0082]
参考图2b，多个光电二极管220的多个第一扩散区220a可通过第一离子植入过程形成于第一外延层210中，使得第一扩散区220a中的每一个植入到第一外延层210中的一深度。
[0083]
多个第一扩散区220a被布置成延伸到第一外延层210中的第一深度。在一些实施例中，第一深度可在2-3μm的范围内。在一些实施例中，取决于被配置成用于图像传感器的像素的像素大小，每一第一扩散区220a的横向宽度可在0.5um到3um的范围内。
[0084]
在一些实施例中，多个第一组对齐标记可通过光刻过程使用(正或负)光致抗蚀剂形成于第一外延层210上。多个第一扩散区接着可根据多个第一组对齐标记通过可包含不同植入能量下的数次植入的第一离子植入过程形成于第一外延层210中。
[0085]
多个第一扩散区220a形成有与第一外延层210的导电类型相反的导电类型。举例来说，多个第一扩散区由例如n型的第二导电类型形成，且第一外延层由例如p型的第一导电类型形成。在一些实施例中，多个第二扩散区220b也可被称为多个第一n型扩散区。
[0086]
在框330中，在半导体衬底的第一侧上形成多个像素隔离结构中的多个第一隔离结构。所述多个第一隔离结构形成于第一外延层中，并且被布置成朝向半导体衬底的第一侧延伸穿过第一外延层。第一隔离结构中的每一个布置于两个相邻的第一扩散区之间以使两个相邻的第一扩散区电隔离。第一隔离结构中的每一个被布置成与第一扩散区中的每一个延伸到第一外延层中的深度相比，延伸到第一外延层中的更大深度。
[0087]
参考图2c，多个像素隔离结构240中的多个第一隔离结构240a可形成于第一外延层210中。第一像素隔离结构240a中的每一个布置于相邻的第一扩散区220a之间以将两个
相邻的第一扩散220a电隔离。第一像素隔离结构240a中的每一个可形成为延伸到朝向半导体衬底200的第一侧202基本穿过第一外延层210。在一些实施例中，第一隔离结构240a中的每一个可形成为与附近的第一扩散区220a直接接触。
[0088]
在一些实施例中，多个第一隔离结构240a可为掺杂有与多个第一扩散区220a具有相对导电类型的掺杂剂的多个植入隔离区。多个第一隔离结构240a中的每一个可通过第二离子植入过程以不同植入能量下的数次植入而形成，所述植入形成在多个第一隔离结构240a中的每一个延伸到的深度的大部分上方具有基本恒定掺杂剂浓度的区。举例来说，多个第一隔离结构240a可为可通过第二离子植入过程形成的第一p型植入隔离区。在一个实施例中第一隔离结构240a可与第一扩散区220a在相同离子植入过程中形成。
[0089]
在一些实施例中，第一隔离结构240a中的每一个被布置成与第一扩散区220a中的每一个延伸到第一外延层210中的深度相比，延伸到第一外延层210中的更大深度。
[0090]
在一些实施例中，多个光电二极管220的多个第一扩散区220a和多个像素隔离结构240的多个第一隔离结构240a可通过第一外延层210中的掩蔽和离子植入而形成。
[0091]
在框340中，在第一外延层上形成第一导电类型的第二外延层。所述第二外延层可通过第二外延生长过程在第一外延层上外延地生长。第二外延层可外延地与第一外延层对齐。在一些实施例中，第二外延层与第一外延层具有相同的导电类型。
[0092]
参考图2d，第二外延层230形成于第一外延层210上。第二外延层230可具有表面232，其可被称为第二外延层230、第一外延层210和半导体衬底200的堆叠性结构的前侧表面。
[0093]
第二外延层230可在第一外延层210上外延地生长一厚度。第二外延层230的厚度可在2-3um的范围内。在一些实施例中，第一外延层210和第二外延层230可具有基本上相同的厚度。在一些实施例中，第一外延层210和第二外延层230可具有不同的厚度。在一个实施例中第一外延层210可比第二外延层230厚。在一个实施例中，第二外延层230可比第一外延层210厚。
[0094]
在一些实施例中，第二外延层230可掺杂有与第一外延层210具有相同导电类型的掺杂剂。在一些实施例中，第二外延层230和第一外延层210可掺杂有p型(第一导电类型)掺杂剂。在一些实施例中，第一外延层210和第二外延层230可具有基本相同的掺杂浓度。
[0095]
在框350中，在第二外延层中形成多个光电二极管的多个第二扩散区。所述多个第二扩散区中的每一个被配置成延伸到基本穿过第二外延层并且与第一扩散区中的每一个电耦合。多个第二扩散区中的每一个形成为每一相应光电二极管的第二光感测区。多个第二扩散区与第一扩散区可具有相同的导电类型。举例来说，第二扩散区可具有第二导电类型。
[0096]
参考图2e，多个光电二极管220的多个第二扩散区220b可形成于第二外延层230中。第二扩散区220b中的每一个可被布置成延伸穿过第二外延层230并且电耦合到第一扩散区220a中的每一个。
[0097]
多个第二扩散区220b可通过第三离子植入，例如基于多个第一扩散区220a的位置植入n型(第二导电)掺杂剂而形成于第二外延层230中。多个第二扩散区220b可通过不同植入能量下的数次植入而被植入。
[0098]
在一些实施例中，多个第二扩散区220b中的每一个可与第一扩散区中的每一个大
体上对齐。在一些实施例中，形成于第二外延层230中的每一第二扩散区与形成于第一外延层210中的每一对应第一扩散区220a之间的未对齐可为0.05um或更小。
[0099]
在一些实施例中，第二扩散区220b中的每一个延伸到与第一扩散区220a中的每一个接触，使得第一扩散区220a中的每一个和对应第一扩散区220a中的每一个形成连续区，且多个光电二极管220中的每一个响应于例如从半导体衬底200的第二侧204引导的入射光而产生的图像电荷聚集于第一扩散区220a和第二扩散区220b中的至少一个中，进而增强光电二极管220的光敏度。
[0100]
每一第二扩散区220b的植入深度或厚度可与第二外延层230的厚度相同。在一些实施例中，每一第二扩散区230的厚度可在2-3um的范围内。在一些实施例中，取决于图像传感器中的像素的像素大小，每一第一扩散区220a的横向宽度可在0.5um到3um的范围内。在一些实施例中多个第二扩散区中的每一个的宽度与经连接第一扩散区相同。在一些实施例中，多个第二扩散区220b也可被称为多个第二n型扩散区。在一些实施例中，多个第二扩散区220b中的每一个可与多个第一扩散区220a中的每一个具有基本上相同的掺杂分布。
[0101]
在框360中，在第二外延层中形成像素隔离结构的多个第二隔离结构。所述多个第二隔离结构中的每一个布置于相邻的第二扩散区之间以使相邻的第二扩散区电隔离。多个第二隔离结构中的每一个延伸穿过第二外延层以连接到第一外延层中的第一隔离结构中的每一个。
[0102]
参考图2f，像素隔离结构240的多个第二隔离结构240b基于第一隔离结构240a的位置而形成于第二外延层230中。多个第二隔离结构240b中的每一个可与每一对应的第一隔离结构240a大体上对齐。如所说明，多个第二隔离结构240b中的每一个可从第二外延层230的表面232延伸穿过第二外延层230并且与形成于第一外延层210中的相应第一隔离结构240a中的每一个连接。多个第二隔离结构240b布置于相邻的第二扩散区220b之间以使两个相邻的第二扩散部220b电隔离。在一些实施例中，多个第二隔离结构240b中的每一个可延伸穿过第二外延层230并且被布置成与每一对应的第一隔离结构240a接触。
[0103]
在一些实施例中，多个第二隔离结构240b中的每一个可通过不同植入能量下的数次植入而形成，所述植入导致形成在多个第二隔离结构240b中的每一个在第四离子植入过程中延伸到的深度的大部分上方具有基本恒定的掺杂剂浓度的区。举例来说，多个第二隔离结构240b可为可通过第四离子植入过程形成的第二p型植入隔离区。在一个实施例中，第二隔离结构240b可与第二扩散区220b在相同离子植入过程中形成。
[0104]
在一些实施例中，取决于被配置成用于图像传感器的像素的像素大小，第一隔离结构240a和第二隔离结构240b中的每一个的横向宽度可在0.1um-0.3um的范围内。
[0105]
在一些实施例中，多个光电二极管220的多个第二扩散区220b和多个像素隔离结构240的多个第二隔离结构240b可通过第二外延层230中的掩蔽和离子植入而形成。
[0106]
在框370中，在一些实施例中，在半导体衬底的第二侧上形成多个深沟槽隔离结构。所述深沟槽隔离结构中的每一个从半导体衬底的第二侧朝向第一外延层延伸。在一些实施例中，深沟槽隔离结构中的每一个可从半导体衬底的第二侧延伸进入第一外延层中一深度并且与第一隔离结构中的每一个接触。
[0107]
参考图2g，多个深沟槽隔离结构250形成于半导体衬底200的第二侧204上。深隔离结构250中的每一个可以被称作背侧深沟槽隔离(b-dti)结构。深沟槽隔离结构250中的每
一个可形成于两个相邻的第一扩散区220a之间。深沟槽隔离结构250中的每一个可从半导体衬底200的第二侧204延伸到第一外延层210中并且与每一对应的第一隔离结构240a接触。
[0108]
在一些实施例中，多个深隔离结构250中的每一个可通过以下操作形成：图案化和蚀刻半导体衬底200的第二侧204上的多个竖直沟槽，并且接着通过沉积过程，例如化学气相沉积(cvd)、原子层沉积(ald)或物理气相沉积(pvd)，沉积介电材料(例如氧化物材料)，以填充多个竖直沟槽。
[0109]
在一些实施例中，首先通过第一沉积过程将内衬层沉积到每一深沟槽隔离结构250的竖直沟槽中。随后在第二沉积过程中用反射性材料填充深沟槽隔离结构150中的每一个。内衬层可包含介电材料，例如氧化硅sio2、氧化铪(hfo2)、氮化硅(si3n4)、氧化钽(ta2o5)、氧化钛(tio2)、氧化锆(zro2)、氧化铝(al2o3)等。反射性材料可包含铝(al)、钨(w)、其组合，或其它合适材料。
[0110]
在一些实施例中，深沟槽隔离结构250中的每一个被布置成延伸到每一相应第一隔离结构240a中。举例来说，第一隔离结构240a中的每一个可为第一p型植入隔离区，且深隔离结构250中的每一个可被布置成延伸到每一相应第一p型植入区中。
[0111]
在一些实施例中，每一深隔离结构250的横向宽度在0.1um到0.2um的范围内。
[0112]
第一隔离结构240a、第二隔离结构240b和多个深沟槽隔离结构250将相邻的光电二极管220分开并隔离。
[0113]
任选地，半导体衬底200的第二侧204可在形成多个深沟槽隔离结构之前通过薄化过程变薄。
[0114]
图4a说明根据本公开的实施例的示范性图像传感器的横截面视图。应了解，示范性图像传感器40a可共享与图2g的图像传感器20的类似方面，且上文所描述的类似地命名和编号的元件在下文类似地耦合和起作用。图4a说明可使用图3中所说明的方法制造的图像传感器40a。所说明的图像传感器40a是背侧照明式图像传感器。
[0115]
图像传感器40a与图2g的图像传感器20之间的差异是图像传感器40a另外包含缓冲层420、彩色滤光片层430、微透镜阵列440和至少一层间介电层450。
[0116]
缓冲层420形成于半导体衬底200的第二侧204(例如，背侧)上以用于缓解半导体衬底200的应力(例如拉伸应力或压缩应力)。在一些实施例中缓冲层420可通过沉积过程，例如化学气相沉积(cvd)、原子层沉积(ald)或物理气相沉积(pvd)，积介电材料，例如氧化硅(sio2)、氮化硅(sin)、碳化硅(sic)、氮化硅碳(sicn)和其它合适的介电材料而形成。在一些实施例中，缓冲层420可通过沉积具有大于3.9的介电常数的介电材料，例如氧化铪(hfo2)、二氧化钛(tio2)、氧化铝(al2o3)而形成。
[0117]
在一些实施例中，缓冲层420可在形成深沟槽隔离结构250之后沉积于半导体衬底200的第二侧204上。
[0118]
彩色滤光片层430形成于缓冲层420上。彩色滤光片层430可包含布置成阵列形式的多个彩色滤光片(未说明)。每一彩色滤光片可安置于每一光电二极管220上方并且可以光学方式与每一相应光电二极管220对齐。换句话说，每一彩色滤光片可安置于半导体衬底200的背侧上在相应光电二极管220的第一扩散区220a和第二扩散区220b上方。彩色滤光器可根据特定彩色滤光片图案布置，所述彩色滤光片图案例如红色、绿色、蓝色和ir加色滤光
片(例如，rgb、rgbg、grgb、rgirg或bgirg)的拜耳图案或镶嵌图案、蓝绿色、品红色、黄色和基调(黑色)减色滤光片(例如，cmyk)的彩色滤光片图案，两者的组合，或其它。微透镜阵列440包含多个微透镜，可形成于彩色滤光片层430上以将入射光引导到相应光电二极管220。
[0119]
层间介电层450形成于第二外延层230上，具体地，层间介电层450形成于第二外延层230的表面232上以用于包封像素晶体管电路和多层金属互连结构460并且提供不同层的金属互连结构460之间的隔离。层间介电层450可由例如氧化物或氮化物材料的介电材料形成。多层金属互连结构460可由铝(al)、铜(c)或其组合形成。像素晶体管电路和多层金属互连结构460的结构和构形为所属领域的技术人员已知，且在本文中省略细节以免模糊对本说明书的理解。
[0120]
在操作中，多个微透镜440可操作以将入射光406引导到每一相应光电二极管220。光电二极管220中的每一个响应于入射光406而以可操作方式产生一或多个图像电荷408并且取决于所吸收的光波长而将图像电荷408聚集于第一扩散区220a和第二扩散区220b中的至少一个中。换句话说，光电二极管220中的每一个可取决于各自所接收的入射光的部分的吸收深度而将图像电荷408存储于第一扩散区220a或第二扩散区220b中。
[0121]
举例来说，从半导体衬底200的第二侧204进入的较短波长的入射光406(例如蓝色光)可主要被相应光电二极管220的第一扩散区220a吸收，且所产生的图像电荷可存储于第一扩散区220a中。对于另一实例，从半导体衬底200的第二侧204进入的较长波长的入射光406(例如红色光、近ir光或ir光)可主要被相应光电二极管220的第二扩散区220b吸收，且所产生的图像电荷可存储于第二扩散区220b中。可在不影响图像传感器40a对可见光波长的光敏度的情况下增强图像传感器40a对近红外光或红外光的光敏度。
[0122]
参考图4b，其说明根据本公开的实施例的示范性前侧照明式图像传感器结构的横截面视图。应了解，示范性图像传感器40b可共享与图4b的图像传感器40a的类似方面，且上文所描述的类似地命名和编号的元件在下文类似地耦合和起作用。图4b的图像传感器40b与图像传感器40a之间的差异是图像传感器40b具有形成于第二外延层230上的层间介电层460'、彩色滤光片层430'和微透镜阵列440'。
[0123]
在一些实施例中，用于形成前侧照明式图像传感器的过程可不包含背侧沟槽形成过程。如图4b中所说明，在半导体衬底200的第二侧204上不形成深沟槽隔离结构。光电二极管220中的每一个通过像素隔离结构240与相邻的光电二极管220隔离。换句话说，光电二极管220中的每一个通过布置其间的对应第一隔离结构240a和第二隔离结构240b与相邻的光电二极管220间隔开。
[0124]
层间介电层450'形成于第二外延层230上，且层间介电层450'可包含被布置成形成于像素隔离结构240上方以用于路由信号的多层互连结构460'，所述信号例如用于图像传感器40b的图像数据信号和控制信号。彩色滤光片层430'形成于层间介电层450上，且彩色滤光片层430'包含形成于光电二极管220中的每一个上方的多个彩色滤光片。彩色滤光片可布置处特定彩色滤光片图案，例如红色、绿色、蓝色和ir加色滤光片(例如，rgb、rgbg、grgb、rgirg或bgirg)的拜耳图案或镶嵌图案。微透镜阵列包含多个微透镜440'，且每一微透镜440'布置于光电二极管220中的每一个上方以用于将入射光406引导到每一相应光电二极管220，即，将入射光406引导到每一相应光电二极管220的第一扩散区220a和第二扩散区220b。
[0125]
在操作中，光电二极管220中的每一个可响应于穿过第二外延层230的表面232(前侧表面)所接收的入射光406而以可操作方式产生一或多个图像电荷408并且取决于入射光406的光吸收深度而将电荷408聚集于第一扩散区220a和第二扩散区220b中的至少一个中。
[0126]
在一些实施例中，每一像素隔离结构240的第一隔离结构240a可包含第一前侧深沟槽隔离结构，且每一像素隔离结构240的第二隔离结构240b可包含第二前侧深沟槽隔离结构。参考图5，其说明根据本公开的一些实施例的示范性图像传感器50的横截面视图。应了解，图像传感器50可与图4a的图像传感器40a共享类似方面，且上文所描述的类似地命名和编号的元件在下文类似地耦合和起作用。所说明的图像传感器50是背侧照明式图像传感器。
[0127]
图像传感器50可包含半导体衬底500、第一外延层510、第二外延层530、多个光电二极管520，以及被布置成形成于相邻的光电二极管520之间的多个像素隔离结构540。
[0128]
半导体衬底500具有第一侧502(前侧)和与第一侧502相对的第二侧504(背侧)。第一外延层510和第二外延层530可在半导体衬底500的第一侧502上连续生长。在一些实施例中，第一外延层510的外延生长厚度可与第二外延层530大体相同。在一些实施例中，第一外延层510的外延生长厚度可不同于第二外延层530。
[0129]
第二外延层530具有表面532，其可被称为第二外延层530、第一外延层510和半导体衬底500的堆叠性衬底结构的前侧表面。半导体衬底500具有表面512，其可被称为第二外延层530、第一外延层510和半导体衬底500的堆叠性衬底结构的背侧表面。
[0130]
多个光电二极管520的第一光感测区可形成于第一外延层510中且多个光电二极管520的第二光感测区可形成于第二外延层530中。具体地，光电二极管520中的每一个包含形成于第一外延层510中的第一扩散区520a和形成于第二外延层530中的第二扩散区520b。每一光电二极管520的第二扩散区520b中的每一个延伸穿过第二外延层530并且电耦合到每一相应第一扩散区520a。在一些实施例中，每一光电二极管520的第二扩散区520b可与第一扩散区520a中的每一个接触。
[0131]
在一些实施例中，第一扩散区520a的横向宽度可与第二扩散区520b的横向宽度相同。在一些实施例中，第一外延层510中的第一扩散区520a的植入深度(或厚度)与第一外延层530中的第二扩散区520b的植入深度(或厚度)相同。
[0132]
在操作中，每一光电二极管520响应于穿过表面512(背侧表面)所接收的入射光506而以可操作方式产生并聚集图像电荷。每一光电二极管520可取决于所吸收的光的波长，即每一光电二极管520所接收的入射光的部分的吸收深度而将聚集的图像电荷存储于第一扩散区520a和第二扩散区520b中的至少一个中。
[0133]
第一外延层510和第二外延层530可以由第一导电类型形成，举例来说，两者均掺杂有p型掺杂剂，例如硼。第一扩散区520a和第二扩散区520b可以由与第一导电类型相反的第二导电类型形成，举例来说，两者由例如砷或磷的n型掺杂剂形成。
[0134]
多个像素隔离结构540中的每一个可包含第一前侧深沟槽隔离(f-dti)结构540a和第二前侧深沟槽隔离(f-dti)结构540b。每一像素隔离结构540的第一f-dti结构540a安置于第一外延层510中并且被布置成形成于相邻光电二极管520的相邻第一扩散区520a之间以在相邻第一扩散区520a之间进行电隔离。每一像素隔离结构540的第二f-dti结构540b安置于第二外延层530中并且被布置成形成于相邻第二扩散区510之间以使相邻第二扩散
区520b电隔离。
[0135]
在一些实施例中，第一扩散区520a中的每一个的横向宽度大于第一f-dti结构540a中的每一个的横向宽度。在一些实施例中，第二扩散区520b中的每一个的横向宽度大于第二f-dti结构540b中的每一个的横向宽度。
[0136]
在一些实施例中，第一扩散区540a中的每一个的横向宽度和第二扩散区540b中的每一个的横向宽度可在0.5um到3um的范围内。第一f-dti结构540a中的每一个的横向宽度和第二f-dti结构540b中的每一个的横向宽度可在0.1um到0.2um的范围内。
[0137]
每一像素隔离结构540的第一f-dti结构540a可通过图案化并蚀刻穿过第一外延层510而形成。每一像素隔离结构540的第二f-dti结构540b可通过图案化并蚀刻穿过第二外延层530而形成。
[0138]
每一像素隔离结构540的第一f-dti结构540a从第一外延层510的表面朝向半导体衬底500的第二侧504延伸。在一些实施例中，每一像素隔离结构540的第一f-dti结构540a从第一外延层510的表面延伸到半导体衬底500的表面512每一像素隔离结构540的第二f-dti结构540b可被配置成与像素隔离结构540的相应第一f-dti结构540a大体对齐。第二f-dti结构540b可被配置成从第二外延层530的表面532延伸穿过第二外延层530并且与相应第一f-dti结构540a物理(或结构上)连接。通过这类布置，像素隔离结构540可使多个光电二极管电隔离。
[0139]
虽然未说明，但在一些实施例中，第一f-dti结构540a中的每一个和第二f-dti结构540b中的每一个可填充有具有低于半导体材料(例如，第一外延层510和第二外延层520的折射率的介电材料，例如氧化硅。在一些实施例中，第一f-dti结构540a中的每一个和第二f-dti结构540b中的每一个可具有沉积于其中的具有大于3.9的介电常数的介电材料或高k材料，例如氧化铝(al2o3)、氧化铪(hfo2)、五氧化二钽(ta2o5)、二氧化锆(zro2)或其组合。在一些实施例中，第一f-dti结构540a中的每一个中的介电材料填充可不同于第二f-dti结构540b中的每一个中的介电材料填充。在一些实施例中，第一f-dti结构540a中的每一个和第二f-dti结构540b中的每一个可填充有导电材料，例如金属、多晶硅。
[0140]
图6a-6f说明根据本公开的教示的关于图5的图像传感器50的示范性制造方法的横截面图。图7示出说明根据本公开的教示的用于制造图5的示范性图像传感器50的示范性方法的流程图。优选的是与图7对应地观察图6a-6f。
[0141]
在框710中，在半导体衬底上形成第一外延层。所述半导体衬底具有第一侧和与第一侧相对的第二侧。第一外延层可通过第一外延生长过程在半导体衬底的第一侧上外延地生长。
[0142]
参考图6a，第一外延层610通过第一外延生长过程在半导体衬底600的第一侧602上生长。在一些实施例中，第一外延层610可具有在2-3um的范围内的厚度。
[0143]
半导体衬底600可为硅半导体衬底、经掺杂硅半导体衬底，例如经p型掺杂硅衬底或经n型掺杂硅衬底。在一些实施例中，半导体衬底600可具有第一导电类型，且第一外延层610也可具有第一导电类型(例如，p型)。在一些实施例中，半导体衬底600可具有第二导电类型(例如，n型)且第一外延层610可具有第一导电类型。
[0144]
在框720中，在第一外延层中形成多个像素隔离结构的多个第一前侧深沟槽隔离(f-dti)结构。
[0145]
参考图6b，多个像素隔离结构640的多个第一前侧深沟槽隔离(f-dti)结构640a形成于第一外延层610中。多个第一f-dti结构可穿过第一外延层610延伸到半导体衬底600的第二侧604。
[0146]
举例来说，可通过用光致抗蚀剂材料(正或负材料)图案化到第一外延层610上并且随后进行第一蚀刻过程，例如干式或湿式蚀刻处理，蚀刻穿过第一外延层610和半导体衬底600，以此形成多个第一f-dti结构640a。
[0147]
在一些实施例中，多个第一f-dti结构640a可通过图案化第一外延层并且从第一外延层610朝向半导体衬底600的第二侧604蚀刻多个深沟槽结构而形成。接着，通过沉积过程，例如化学气相沉积(cvd)、原子层沉积(ald)或物理气相沉积(pvd)，将第一介电材料，如氧化硅或高k材料，例如氧化铝(al2o3)、氧化铪(hfo2)、五氧化二钽(ta2o5)、二氧化锆(zro2)或其组合沉积到蚀刻的深沟槽结构中。
[0148]
在一些实施例中，可通过图案化第一外延层610并且从第一外延层610朝向半导体衬底600的第二侧604蚀刻多个深沟槽结构，以此形成多个第一f-dti结构640a。随后，沉积第一介电材料作为内衬层并且接着填充导电材料，例如金属。
[0149]
在框730中，基于多个第一前侧深沟槽隔离结构的位置，在第一外延层中形成多个光电二极管的多个第一扩散区。第一扩散区中的每一个形成于两个相邻第一前侧深沟槽隔离结构之间的空间中。替代地，第一前侧深沟槽隔离结构中的每一个形成于相邻的第一扩散区之间。多个第一扩散区可通过掩蔽第一外延层并将第二导电类型的掺杂剂植入到第一外延层上而形成，其中第二导电类型与第一导电类型相反。
[0150]
参考图6c，通过第一离子植入过程在第一外延层610上形成多个第一扩散区620a。第一扩散区620a中的每一个形成为延伸进入第一外延层610一深度。多个第一扩散区620a可通过植入第二导电类型的掺杂剂(例如，根据第一f-dti结构640a的位置将n型植入到第一外延层中)而形成。多个第一扩散区620a可通过不同植入能量下的数次植入而被植入。在一些实施例中，多个第一扩散区620a中的每一个是第一n型扩散区且第一外延层610是第一p型外延层。
[0151]
第一扩散区620a中的每一个布置于第一f-dti结构640a之间，使得第一f-dti结构640a中的每一个使光电二极管620的相邻第一扩散区620a电隔离。第一外延层610中的每一第一扩散区620a的延伸深度可小于第一f-dti结构640a的延伸深度。多个第二扩散区620b中的每一个可被称为每一相应光电二极管620的第一光感测区。在一些实施例中，每一第一扩散区620a的深度(或厚度)在2-3um的范围内。
[0152]
在框740中，在第一外延层上形成第二外延层，且第二外延层可与第一外延层大体上对齐。第二外延层与第一外延层由相同导电类型形成，举例来说，第二外延层可为用第一导电类型掺杂的外延层。
[0153]
参考图6d，第二外延层630可通过第二外延生长过程在第一外延层610上外延地生长。第二外延层630可外延地与第一外延层610对齐。第二外延层的厚度可在2-4um的范围内。在一些实施例中，第二外延层630的厚度可与第一外延层610大体相同。在一些实施例中第二外延层630可与第一外延层610掺杂有相同的第一导电类型(例如，p型)的掺杂剂。在一些实施例中第二外延层630可与第一外延层610具有基本上相同的掺杂浓度。
[0154]
在框750中，基于多个第二前侧深沟槽隔离(f-dti)结构的位置，在第二外延层上
形成多个第二前侧深沟槽隔离(f-dti)结构。第二f-dti结构中的每一个从第二外延层的表面朝向半导体衬底的第二侧延伸。第二f-dti结构中的每一个与多个第一f-dti结构中的每一个大体上对齐。第二前侧深沟槽隔离结构中的每一个被配置成延伸穿过第二外延层并且与多个第一前侧深沟槽隔离结构中的每一个接触。
[0155]
参考图6e，在第二外延层630中形成多个像素隔离结构640的多个第二前侧深沟槽隔离(f-dti)结构640b。多个第二f-dti结构640b中的每一个可被配置成延伸穿过第二外延层630以与每一相应第一f-dti结构640a结构连接。
[0156]
在一些实施例中，可通过首先基于多个第一f-dti结构640a的位置，用(正或负)光致抗蚀剂图案化于第二外延层630上，以形成多个像素隔离结构640的多个第二f-dti结构640b中的每一个。接着，通过干式或湿式蚀刻过程从第二外延层630的表面623蚀刻穿过第二外延层630以形成朝向半导体衬底600的第二侧604(背侧)延伸的多个深沟槽结构。随后，将第二介电材料沉积于多个深沟槽结构中以形成多个第二f-dti结构640b。在一些实施例中，介电材料可为具有低于第二外延层630的折射率的介电材料，例如氧化硅。在一些实施例中，介电材料可为具有大于3.9的介电常数的介电材料或高k材料，例如氧化铝(al2o3)、氧化铪(hfo2)、五氧化二钽(ta2o5)、二氧化锆(zro2)或其组合。
[0157]
在一些实施例中，可通过图案化第二外延层630并且从第二外延层630朝向第一外延层610蚀刻多个深沟槽结构，以此形成多个第二f-dti结构640b。随后，沉积第二介电材料作为内衬层并且接着填充导电材料，例如金属。
[0158]
在框760中，基于多个第二前侧深沟槽隔离(f-dti)结构的位置，在第二外延层中形成多个光电二极管的多个第二扩散区。多个第二扩散区中的每一个延伸穿过第二外延层并且对应地电连接到第一扩散区中的每一个。在一些实施例中，多个第二扩散区中的每一个延伸穿过第二外延层并且与第一扩散层中的每一个接触。第二扩散区中的每一个可被布置成形成于两个相邻第二f-dti结构之间的空间中。替代地，第二f-dti结构中的每一个可布置于相邻第二扩散区之间以使相邻的第二扩散区电隔离。可通过掩蔽第二外延层并且将第二导电类型的掺杂剂植入到第二外延层上，以此形成第二外延层中的多个第二扩散区。
[0159]
参考图6f，通过第二离子植入过程，基于多个第二f-dti结构640b的位置，在第二外延层610中形成多个光电二极管620的多个第二扩散区620b。多个第二扩散区620b中的每一个延伸穿过第二外延层630并且电连接到第一扩散区620b中的每一个。在一些实施例中，每一第二扩散区620a的植入深度(或厚度)可在2-4um的范围内。
[0160]
在一些实施例中，每一光电二极管620的第二扩散区620b可与每一相应光电二极管620的第一扩散区620a大体上对齐。重申一下，多个第二扩散区620b中的每一个可与多个第一扩散区620a中的每一个大体上对齐。在一些实施例中，第一扩散区610a中的每一个和第二扩散区620b中的每一个可不对齐0.05um或更小。多个第二扩散区620b中的每一个可充当每一相应光电二极管620的第二光感测区。
[0161]
在一些实施例中，每一光电二极管620的第一扩散区620a和第二扩散区620b具有基本上相同的掺杂分布。在一些实施例中，第一扩散区620a和第二扩散区620b具有基本上相同的掺杂浓度。每一光电二极管620可具有相等的掺杂剂浓度与基本上相同的大小和形状，且每一光电二极管620可具有基本上相同的满阱容量。在一些实施例中，对于背侧照明式图像传感器，更靠近背侧表面(例如，表面612)的第一扩散区620a与第二扩散区620b相比
可具有更高掺杂浓度。在一些实施例中，对于前侧照明式图像传感器，更靠近前侧表面(例如，表面632)的第二扩散区620b与第一扩散区620a相比可具有更高掺杂浓度。
[0162]
在一些实施例中，每一光电二极管620的第二扩散区620b是第二n型扩散区且第二外延层630是第二p型外延层。
[0163]
通过制造如图7中所说明具有双重外延层堆叠结构的图像传感器，可形成较深光电二极管以及深沟槽隔离，从而克服当前植入和光刻处理限制。举例来说，每一光电二极管620的总植入深度(厚度＝可增加至少2-3um，在4-6um的范围内，进而提高对ir光的光敏度。
[0164]
在一些实施例中，虽然未说明，但为了进一步延伸光电二极管的植入深度或厚度，图6中描绘的图像传感器结构可另外包含通过第三外延生长过程外延地生长到第二外延层(例如，第二外延层630)上的第一导电类型(例如，p型)的第三外延层第二导电类型(例如，n型)的多个第三扩散区和多个第三前侧深沟槽隔离(f-dti)结构可形成于第三外延层中。在一些实施例中，第三外延层的厚度可与第二外延层(例如，第二外延层630)大体相同。在一些实施例中，第三外延层可与第二外延层(例如，第二外延层630)具有基本上相同的厚度。
[0165]
第三扩散区中的每一个可被配置成延伸穿过第三外延层并且电耦合到第二扩散区(例如，第二扩散区620b)中的每一个。多个第三扩散区中的每一个可充当多个光电二极管(例如，光电二极管620)的第三光感测区。换句话说，光电二极管(例如，光电二极管620)中的每一个可响应于入射在其上的入射光而产生并聚集图像电荷并且将所聚集的图像电荷存储于第一扩散区620a、第二扩散区620b和第三扩散区中的至少一个中。
[0166]
多个第三f-dti结构中的每一个可被配置成与第二f-dti结构中的每一个大体上对齐。多个第三f-dti深沟槽隔离结构中的每一个可被配置成延伸穿过第三外延层并且与第二f-dti结构中的每一个结构连接，其中第三f-dti结构中的每一个可被配置成使相邻的第三扩散区电隔离。因而，光电二极管的植入深度可进一步延伸。
[0167]
所属领域的技术人员应了解，在不脱离本公开的范围的情况下，用于形成具有较深渠沟隔离结构的较深植入光电二极管的两个或更多个外延层生长概念也可适用于前侧照明式图像传感器。
[0168]
所属领域的技术人员应进一步了解，图1a-6f中示出的光电二极管的数目(例如，第一扩散区和第二扩散区的数目)、像素隔离结构的数目和/或深沟槽隔离结构的数目仅用作描述各种实施例的说明，且不意欲限制本公开。
[0169]
图8说明根据本公开的实施例的成像系统80的一个实例。成像系统80包含像素阵列810、控制电路825、读出电路830和功能逻辑840。在一个实例中，像素阵列810是图像传感器像素(例如，像素p1、p2、
……
、pn)的二维(2d)阵列。每一图像传感器像素可包含至少一个光电二极管(例如，光电二极管120、220、520或620)。如所说明，光电二极管布置成行(例如，行r1到ry)和列(例如，列c1到cx)以获取个人、位置、对象等的图像数据，所述图像数据接着可用以呈现个人、位置、对象等的2d图像。然而，光电二极管不必布置成行和列，且可采用其它配置。
[0170]
在一个实例中，在像素阵列810中的每一光电二极管/图像传感器像素通过图像电荷的光产生获取其图像电荷之后，读出电路830读出对应图像数据并且接着传送到功能逻辑840。读出电路830可经耦合以从像素阵列810中的多个光电二极管(例如，光电二极管120、光电二极管220、光电二极管520或光电二极管620)读出图像数据。在各种实例中，读出
电路830可包含放大电路、模/数(adc)转换电路或其它。在一个实例中，读出电路830可沿(所说明的)读出列线820一次读出一行图像数据，或可使用多种其它技术(未说明)来读出图像数据，所述技术例如串行读出或同时完全并行读出所有像素。功能逻辑840可存储图像数据，或甚至通过施加后期图像效果(例如裁剪、旋转、去除红眼、调整亮度、调整对比度等等)来操纵图像数据。
[0171]
在一些实施例中，功能逻辑840可要求满足某些成像条件，且因此可指示控制电路825操纵像素阵列810中的某些参数以实现更好的质量或特殊效果。
[0172]
对本发明的所说明实例的以上描述(包含摘要中所描述的内容)并不意图是穷尽性的或将本发明限制于所公开的精确形式。虽然本文中出于说明性目的描述了本发明的具体实例，但如相关领域的技术人员将认识到在本发明的范围内做出各种修改是可能的。
[0173]
可鉴于以上详细描述对本发明作出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于本说明书中所公开的具体实例。实际上，本发明的范围应完全由所附权利要求书确定，应根据权利要求解释的已确立的原则来解释所附权利要求书。