背照式图像传感器及其形成方法与流程

本发明的实施例涉及半导体领域，更具体地涉及背照式图像传感器及其形成方法。

背景技术：

具有图像传感器的集成电路(IC)广泛用于现代电子器件，例如，诸如照相机、手机。互补金属氧化物半导体(CMOS)器件已成为普通的IC图像传感器，大量代替电荷耦合器件(CCD)。与CCD图像传感器相比，CMOS图像传感器由于低功耗、小尺寸、快速数据处理、数据的直接输出以及低制造成本而越来越受欢迎。一些类型的CMOS图像传感器包括前照式(FSI)图像传感器和背照式(BSI)图像传感器。

技术实现要素：

本发明的实施例提供了一种背照式图像传感器，包括：图像感测元件，布置在半导体衬底内；像素级存储节点，布置在所述半导体衬底内的横向偏离所述图像感测元件的位置处；以及反射材料，布置在所述半导体衬底内的位于所述像素级存储节点与沿着所述半导体衬底的背侧延伸的平面之间的位置处，并且所述反射材料具有位于所述图像感测元件上面的孔口。

本发明的实施例还提供了一种背照式图像传感器，包括：光电二极管，包括布置在具有第二掺杂类型的半导体衬底内的具有第一掺杂类型的第一区域；像素级存储节点，包括具有所述第一掺杂类型的第二区域，所述第二区域布置在所述半导体衬底内的横向偏离所述第一区域的位置处；反射材料，布置在所述半导体衬底内的位于所述像素级存储节点与沿着所述半导体衬底的背侧延伸的平面之间的位置处，其中，所述反射材料具有通过所述半导体衬底与所述第一区域分离的侧壁；以及传输晶体管门，沿着所述半导体衬底的前侧布置在横向介于所述第一区域与所述第二区域之间的位置处，其中，所述前侧与所述半导体衬底的背侧相对。

本发明的实施例还提供了一种形成背照式图像传感器的方法，包括：在衬底内形成图像感测元件；在所述衬底内的横向偏离所述图像感测元件的位置处形成像素级存储节点；蚀刻所述衬底的背侧以形成一个或多个沟槽，所述一个或多个沟槽通过所述衬底与所述图像感测元件横向分离并且垂直位于所述像素级存储节点上面；以及在所述一个或多个沟槽内形成反射材料。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1示出了背照式(BSI)图像传感器的一些实施例的截面图，该背照式图像传感器包括具有反射材料的全局快门像素(global shutter pixel)，该反射材料配置为阻挡入射辐射到达像素级(pixel-level)存储节点。

图2示出了包括具有反射材料的全局快门像素的BSI图像传感器的一些实施例的顶视图。

图3示出了包括具有反射材料的全局快门像素的BSI-CMOS图像传感器的一些附加实施例的截面图。

图4示出了包括具有反射材料的全局快门像素的BSI-CMOS图像传感器的一些附加实施例的截面图。

图5至图14示出了展示形成包括具有反射材料的全局快门像素的BSI图像传感器的方法的一些实施例的截面图。

图15示出了形成包括具有反射材料的全局快门像素的BSI图像传感器的方法的一些实施例的流程图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

通常通过在图像传感器阵列的每一个像素内放置除光电二极管和读出电路之外的存储元件来实施全局快门像素。存储元件配置为临时存储光生(photo-generated)电荷，从而允许图像传感器阵列的每一行在同一时间开始曝光。在曝光结束时，将光生电荷载体从光电二极管全局性地转移至相关联的像素级存储节点。通过使用像素级存储节点以在每一个单独的像素处进行电荷累积和读出操作，可以省去卷帘快门脉冲(rolling shutter pulses)的使用。

通常将全局快门像素实施为前照式(FSI)图像传感器。这是因为FSI图像传感器具有位于像素区域上面的金属互连层。金属互连层可以阻挡入射辐射撞击(striking)像素级存储节点，从而防止由于像素级存储节点内生成寄生电子-空穴对而导致的全局快门效率(GSE)的退化(即，防止寄生电子-空穴对污染存储在像素级存储节点中的电荷)。背照式(BSI)图像传感器不具有上面的金属互连层来屏蔽像素级存储节点以避免入射辐射，从而导致BSI图像传感器在全局快门像素配置中具有缺点。然而，由于BSI图像传感器不具有位于光电二极管的光学路径内的金属互连层，所以BSI图像传感器提供比FSI图像传感器更好的量子效率。

本发明涉及包括具有反射材料的全局快门像素的背照式(BSI)图像传感器，该反射材料配置为防止像素级存储节点的污染。在一些实施例中，BSI图像传感器包括布置在半导体衬底内的图像感测元件和在半导体衬底内布置于横向偏离图像感测元件的位置处的像素级存储节点。反射材料还在半导体衬底内布置于介于像素级存储节点与沿着半导体衬底的背侧延伸的平面之间的位置处。反射材料具有位于图像感测元件上面的孔口(aperture)。反射材料配置为允许入射辐射到达图像感测元件同时防止入射辐射到达像素级存储节点，从而防止像素级存储节点的污染。

图1示出了背照式(BSI)图像传感器100的一些实施例的截面图，该背照式图像传感器包括具有反射材料的全局快门像素，该反射材料配置为阻挡入射辐射到达像素级存储节点。

BSI图像传感器100包括具有像素区域103的半导体衬底102。像素区域103包括配置为将入射辐射112(如，光子)转换为电信号(如，电子和/或空穴)的图像感测元件104。在一些实施例中，图像感测元件104可以包括具有P-N结(即，介于具有p型掺杂的第一区域与邻接的具有n型掺杂的第二区域之间的结)的光电二极管。

像素级存储节点106布置在半导体衬底102内的横向偏离图像感测元件104的位置处。像素级存储节点106配置为存储图像感测元件104内生成的电荷载体(如，电子或空穴)。在一些实施例中，像素级存储节点106可以包括具有与半导体衬底102相反的掺杂类型的高掺杂的区域。在一些实施例中，高掺杂的区域可以与半导体衬底102的前侧102f垂直分离。

反射材料108布置在沿着半导体衬底102的背侧102b延伸的平面与像素级存储节点106之间。在一些实施例中，反射材料108可以具有与半导体衬底102的背侧102b共面的水平表面(如，上表面108u)。反射材料108包括布置在图像感测元件104上方的孔口110。在一些实施例中，图像感测元件104延伸至反射材料108中的孔口110内，从而使得图像感测元件104通过半导体衬底102与反射材料108横向分离。在这种实施例中，图像感测元件104比像素级存储节点106更靠近半导体衬底102的背侧102b。

反射材料108配置为反射入射辐射112。这防止入射辐射112到达像素级存储节点106，同时孔口110允许入射辐射112到达图像感测元件104。通过阻挡入射辐射112到达像素级存储节点106，反射材料108允许BSI图像传感器100具有带有良好量子效率的全局快门像素，同时避免由于寄生电子-空穴对的生成而导致的像素级存储节点106的污染。

图2示出了包括具有反射材料的全局快门像素的BSI图像传感器200的一些实施例的顶视图。

BSI图像传感器200包括在半导体衬底内布置为阵列201的多个像素区域202，该阵列包括多列204a至204n和多行206a至206b。多个像素区域202中的每一个都包括沿着半导体衬底的背侧布置的反射材料108。孔口110在位于图像感测元件104上面的位置处延伸穿过反射材料108，从而使得入射辐射能够到达图像感测元件104。在各个实施例中，反射材料108内的孔口110可以具有任何形状。例如，在一些实施例中，孔口110可以具有多边形形状(如，六边形形状、正方形形状等)。在其他的实施例中，孔口110可以具有可选的形状，例如，诸如圆形形状或无定形形状。

多个像素区域202中的各个像素区域还包括像素级存储节点106。像素级存储节点106设置在反射材料108下面，从而使得反射材料108为像素级存储节点106阻挡入射辐射(如，光)。

阵列201耦合至读出电路208，该读出电路配置为从阵列201内的多个像素区域202中读取信号。在一些实施例中，读出电路208可以包括耦合至阵列201内的像素的各行的多个模数转换器(ADC)210a至210b。ADC 210a至210b配置为将来自多个像素区域202的信号转换为可以被进一步提供给数字信号处理单元(未示出)的数字信号。

在操作期间，多列204a至204n和/或多行206a至206b的每一个内的像素区域202都配置为同时考试曝光。一旦开始曝光，就将光生电荷载体从多个像素区域202的图像感测元件104全局性地转移至多个像素区域202内的像素级存储节点106。然后，从行206a至206b内的像素级存储节点106读出电荷。因此，像素级存储节点106允许多个像素区域202中的每一个同时曝光。

图3示出了包括具有反射材料的全局快门像素的背照式COM(BSI-CMOS)图像传感器300的一些附加实施例的截面图。

BSI-CMOS图像传感器300包括布置在半导体衬底102内的像素区域301。在一些实施例中，可以通过在像素区域301的相对侧上布置一个或多个隔离结构318(如，浅沟槽隔离区域)使像素区域301与邻近的像素区域隔离。一个或多个隔离结构318可以包括布置在半导体衬底102的前侧102f中的沟槽内的绝缘材料。

像素区域301包括光电二极管302和像素级存储节点106。光电二极管302配置为从入射辐射112生成电荷载体320(即，电子-空穴对)。在一些实施例中，光电二极管302可以包括具有第一掺杂类型(如，n型掺杂)的第一区域302a和具有第二掺杂类型(如，p型掺杂)的第二区域302b，第二掺杂类型不同于第一掺杂类型。在一些实施例中，像素级存储节点106可以包括具有第一掺杂类型(如，n型掺杂)的第一区域106a和具有第二掺杂类型(如，p型掺杂)的第二区域106b，第二掺杂类型不同于第一掺杂类型。第二区域106b配置为将电荷载体320限制于第一区域106a内，从而提高像素级存储节点106内的电荷载体320的存储(如，减少泄漏)。在一些实施例中，光电二极管302和/或像素级存储节点106可以包括具有大于或等于大约5e15atoms/cm³的掺杂浓度的区域。在一些实施例中，半导体衬底102可以具有第二掺杂类型。在一些实施例中，像素级存储节点106具有大于或等于光电二极管302的存储能力。

像素级存储节点106通过半导体衬底102内的反射材料108与沿着半导体衬底102的背侧102b的平面分离。在一些实施例中，反射材料108可以具有成角度的(angled)侧壁108s，使反射材料108的宽度随着距半导体衬底102的背侧102b的距离的增加而减小。在一些实施例中，反射材料108可以具有上表面108a和下表面108b。上表面108a与半导体衬底102的背侧102b基本共面。下表面108b与半导体衬底102的前侧102f相距距离322。在一些实施例中，距离322在介于半导体衬底102的厚度t与约0.01um之间的范围内。在各个实施例中，反射材料108可以包括金属(如，诸如铝或铜)或多层反射膜，该多层反射膜包括具有分开的材料(如，具有硅和钌的交替层)的多个层109a至109n。

第一传输晶体管门(transistor gate)304布置为沿着半导体衬底102的前侧102f。第一传输晶体管门304包括设置在半导体衬底102的前侧102f上方的栅极介电层303和布置在栅极介电层303上的栅电极305。在一些实施例中，侧壁间隔件(未示出)布置在栅极介电层303和栅电极305的相对侧上。第一传输晶体管门304横向布置在光电二极管302与像素级存储节点106之间，并且配置为控制电荷载体320从光电二极管302至像素级存储节点106的流动。存储晶体管门308布置在像素级存储节点106上方，并且第二传输晶体管门310布置在像素级存储节点106与浮置扩散节点312之间。存储晶体管门308和第二传输晶体管门310控制电荷载体320从像素级存储节点106至浮置扩散节点312的流动。因此，第一传输晶体管门304、存储晶体管门308和第二传输晶体管门310共同控制电荷载体320沿着在光电二极管302与浮置扩散节点312之间延伸的路径321的流动。

浮置扩散节点312还耦合至复位晶体管(包括复位晶体管门314和阱区域316)和源极跟随晶体管328。复位晶体管配置为复位介于曝光阶段之间的光电二极管302。如果浮置扩散节点312内的电荷电平足够高，则激活源极跟随器晶体管328并且根据用于寻址的行选择晶体管330的操作来选择性地输出电荷。

钝化层324布置在半导体衬底102的背侧102b上，并且介电材料层326布置在钝化层324上。例如，在一些实施例中，钝化层324可以包括诸如底部光刻胶抗反射涂层(BARC)的抗反射涂层(ARC)。在其他的实施例中，钝化层324可以包括有机聚合物或金属氧化物。在一些实施例中，例如，介电材料层326可以包括氧化物或高k介电层，诸如氧化铪(HfO)、氧化硅铪(HfSiO)、氧化铝铪(HfAlO)或氧化钽铪(HfTaO)。

图4示出了包括具有反射材料的全局快门像素的BSI-CMOS图像传感器400的一些附加实施例的截面图。

BSI-CMOS图像传感器400包括布置在半导体衬底102内的多个像素区域402a至402b。介电结构404沿着半导体衬底102的前侧102f布置。介电结构404包括一个或多个ILD层。在各个实施例中，ILD层可以包括一个或多个低k介电层(即，介电常数小于约3.9的电介质)、超低k介电层或氧化物(如，氧化硅)。导电接触件406布置在介电结构404内。导电接触件406从栅电极延伸至金属引线层408，该金属引线层通过金属通孔410垂直连接。在各个实施例中，例如，导电接触件406可以包括诸如铜或钨的导电金属。在各个实施例中，例如，金属引线层408和金属通孔410可以包括诸如铜或铝的导电金属。

栅格结构412布置在介电材料层326上方，该介电材料层设置在半导体衬底102的背侧102b上方。栅格结构412横向围绕设置在介电材料层326上方的一个或多个滤色器414。在一些实施例中，栅格结构412可以包括具有介电材料412a(如，氮化硅)和上面的金属412b的堆叠结构。栅格结构412形成限定位于下面的光电二极管302上方的多个开口的框架。滤色器414分别配置为传输特定波长的辐射。例如，第一滤色器(如，红色滤色器)可以传输具有在第一范围内的波长的光，而第二滤色器(如，绿色滤色器)可以传输具有在与第一范围不同的第二范围内的波长的光。

多个微透镜416布置在多个滤色器414上方。多个微透镜416与滤色器414相应对准并且位于光电二极管302上面。微透镜416配置为朝向光电二极管302聚焦入射辐射(如，光)。在一些实施例中，多个微透镜416具有邻接滤色器414的基本平坦的底面。而且，多个微透镜416可以分别包括弯曲的上表面。在各个实施例中，微透镜416可以具有曲面，曲面配置为将辐射聚焦至下面的光电二极管302的中心上。

图5至图13示出了展示形成包括具有反射材料的全局快门像素的BSI图像传感器的方法的一些实施例的截面图，其中反射材料配置为反射入射辐射。

如截面图500所示，提供半导体衬底502。半导体衬底502可以是诸如半导体晶圆和/或位于晶圆上的一个或多个管芯的任何类型的半导体主体(如，硅、SiGe、SOI)，以及相关的任何其他类型的金属层、器件、半导体和/或外延层等。半导体衬底502可以包括具有第一掺杂类型(如，n型掺杂或p型掺杂)的本征掺杂的半导体衬底。

多个图像感测元件104形成在半导体衬底502内。在一些实施例中，多个图像感测元件104可以包括光电二极管。在这种实施例中，通过利用一种或多种掺杂物质504来选择性地注入半导体衬底502以在半导体衬底502内形成一个或多个掺杂区域302a至302b来形成光电二极管。例如，在一些实施例中，根据沿着半导体衬底502的前侧502f布置的第一掩蔽层506(如，光刻胶)来执行第一注入工艺，以形成具有第一掺杂类型的第一区域302a，并且根据第二掩蔽层(未示出)来执行随后的第二注入工艺，以形成具有与第一掺杂类型不同的第二掺杂类型的邻接的第二区域302b。

在一些实施例中，一个或多个隔离结构318(如，浅沟槽隔离区域)可以在像素区域301的相对侧上形成在半导体衬底502的前侧502f内。可以通过如下步骤来形成一个或多个隔离结构318：选择性地蚀刻半导体衬底502的前侧502f以形成浅沟槽，随后在浅沟槽内形成介电材料(如，氧化物)。在一些实施例中，可以在形成多个图像感测元件104之前形成一个或多个隔离结构318。

如截面图600所示，在半导体衬底502内形成像素级存储节点106。在一些实施例中，通过利用一种或多种掺杂物质602来选择性地注入半导体衬底502以在半导体衬底502内形成一个或多个掺杂区域来形成像素级存储节点106。例如，在一些实施例中，根据沿着半导体衬底502的前侧502f布置的第一掩蔽层604(如，光刻胶)来执行第一注入工艺，以形成具有第一掺杂类型的第一区域106a，并且根据第二掩蔽层(未示出)来执行随后的第二注入工艺，以形成具有与第一掺杂类型不同的第二掺杂类型的邻接的第二区域106b。

如截面图700所示，多个源极/漏极区域312和316形成在半导体衬底502的前侧502f内。通过一系列注入工艺形成多个源极/漏极区域312和316。

如截面图800所示，沿着半导体衬底502的前侧502f形成第一传输晶体管门304、存储晶体管门308、第二传输晶体管门310和复位晶体管门314。通过在半导体衬底502上方沉积栅极介电膜和栅电极膜来形成第一传输晶体管门304、存储晶体管门308、第二传输晶体管门310和复位晶体管门314。随后图案化栅极介电膜和栅电极膜以形成栅极介电层303和栅电极305。

如截面图900所示，多个金属互连层406至410形成在介电结构404内，该介电结构形成半导体衬底502的前侧502f上方。在一些实施例中，可以通过在半导体衬底502的前侧502f上方形成ILD层902来形成多个金属互连层406至410。随后蚀刻ILD层902以形成过孔(via hole)和/或金属沟槽。然后利用导电材料填充过孔和/或金属沟槽以形成多个金属互连层406至410中的一个或多个。在一些实施例中，可以通过物理汽相沉积技术(如，PVD、CVD等)来沉积ILD层902。可以使用沉积工艺和/或镀敷工艺(如，电镀、无电镀等)形成多个金属互连层406至410。在各个实施例中，例如，多个金属互连层406至410可以包括钨、铜或铝铜合金。

如截面图1000所示，将介电结构404接合至操作衬底1002。在一些实施例中，接合工艺可以使用布置在介电结构404与操作衬底1002之间的中间接合氧化物层(未示出)。在一些实施例中，接合工艺可以包括熔融接合工艺。在一些实施例中，操作衬底1002可以包括硅晶圆。

在将介电结构404接合至操作衬底1002之后，减薄半导体衬底502。减薄半导体衬底502使衬底的厚度从第一厚度t₁减少至第二厚度t₂。减小的厚度改善了辐射的传输以穿过半导体衬底102的背侧102b至图像感测元件104。在一些实施例中，可以通过蚀刻半导体衬底502的背侧502b来减薄半导体衬底502。在其他的实施例中，可以通过机械研磨半导体衬底502的背侧502b来减薄半导体衬底502。

如截面图1100所示，可以选择性地蚀刻半导体衬底102的背侧以形成位于像素级存储节点106上面的沟槽1102。沟槽1102可以沿着图像感测元件104的相对侧延伸。在一些实施例中，根据掩蔽层1106，可以将半导体衬底102的背侧102b选择性地暴露于蚀刻剂1104。在各个实施例中，蚀刻剂1104可以包括干蚀刻剂(如，离子轰击)和/或湿蚀刻剂(如，四甲基氢氧化铵(TMAH)、氢氧化钾(KOH)等)。

如截面图1200中所示，在沟槽1102内形成反射材料108。在一些实施例中，例如，反射材料108可以包括诸如铜或铝的金属。在这种实施例中，可以通过汽相沉积工艺(如，PVD、CVD、PE-CVD等)和/或镀敷工艺(如，电镀工艺或无电镀工艺)来沉积反射材料108。在其他的实施例中，反射材料108可以包括通过一系列沉积工艺形成的多层反射膜(如，包括硅和钌的交替层)。在沟槽1102内形成反射材料之后，可以执行平坦化工艺(沿着线1202)以去除反射材料108的位于沟槽1102外的部分。在一些实施例中，平坦化工艺可以包括化学机械抛光(CMP)工艺或蚀刻工艺。

如截面图1300所示，钝化层324形成在半导体衬底102的背侧102b上并且形成在反射材料108上。在一些实施例中，钝化层324可以包括抗反射涂(ARC)层。介电材料层326形成在钝化层324上方。在一些实施例中，介电材料层316可以包括氧化物。在一些实施例中，可以通过汽相沉积工艺(如，化学汽相沉积(CVD)、物理汽相沉积(PVD)、等离子体增强的化学汽相沉积(PECVD)等)沉积钝化层324和介电材料层326。在一些实施例中，在沉积钝化层324之后，并且在形成介电材料层326之前，可以执行高温烘焙。

随后栅格结构412形成在介电材料层326上方。可以通过在介电材料层326的上表面上形成电介质412a(如，二氧化硅(SiO₂))并且在电介质412a上方形成金属412b来形成栅格结构412。可以使用沉积工艺形成电介质412a。可以使用沉积工艺和/或镀敷工艺(如，电镀、无电镀等)形成金属412b。在各个实施例中，例如，金属412b可以包括钨、铜或铝铜。然后，蚀刻电介质412a和金属412b以限定栅格结构412内的开口1302。

如截面图1400所示，形成多个滤色器414以填充开口1302。在一些实施例中，可以通过形成滤色器层并且图案化滤色器层来形成多个滤色器414。形成滤色器层以填充开口1302的暴露区域。滤色器层由允许传输具有特定波长范围的辐射(如，光)而阻挡特定范围外的波长的光的材料形成。可以通过在滤色器层上方形成具有图案的光刻胶层、根据光刻胶层的图案对滤色器层施用蚀刻剂并且去除图案化光刻胶层来实施图案化。在一些实施例中，在形成滤色器层之后，平坦化滤色器层。

多个微透镜416形成在多个滤色器414上方。在一些实施例中，可以通过在多个滤色器414上面沉积微透镜材料(如，通过旋涂方法或沉积工艺)形成微透镜416。在微透镜材料上面图案化具有弯曲的上表面的微透镜模板(未示出)。在一些实施例中，微透镜模板可以包括使用分配曝光剂量(如，对于负性光刻胶，在曲面的底部处暴露较多的光并在曲面的顶部处暴露较少的光)曝光、显影和烘焙的光刻胶材料，以形成圆形。然后，根据微透镜模板，通过选择性蚀刻微透镜材料来形成微透镜416。

图15示出了形成包括具有反射材料的全局快门像素的BSI图像传感器的方法的一些实施例的流程图。虽然图5至图14描述方法1500，但是将理解，方法1500不限于这样的结构，而是可以作为独立于该结构的方法单独存在。

此外，虽然本文将所公开的方法1500示出和描述为一系列的步骤或事件，但是应当理解，所示出的这些步骤或事件的顺序不应解释为限制意义。例如，一些步骤可以以不同顺序发生和/或与除了本文所示和/或所述步骤或事件之外的其他步骤或事件同时发生。另外，并不要求所有示出的步骤都用来实施本文所描述的一个或多个方面或实施例。此外，可在一个或多个分离的步骤和/或阶段中执行本文所述步骤的一个或多个。

在步骤1502中，图像感测元件形成在衬底内。在一些实施例中，图像感测元件包括光电二极管，通过在衬底的前侧内执行一个或多个注入工艺来形成该光电二极管。图5示出对应于步骤1502的一些实施例。

在步骤1504中，像素级存储节点形成在衬底内。在一些实施例中，像素级存储节点包括一个或多个掺杂区域，通过在衬底的前侧内执行一个或多个注入工艺来形成该一个或多个掺杂区域。图6示出对应于步骤1504的一些实施例。

在步骤1506中，沿着衬底的前侧形成一个或多个晶体管。图7至图8示出对应于步骤1506的一些实施例。

在步骤1508中，多个金属互连层形成在介电结构内，沿着衬底的前侧布置该介电结构。图9示出对应于步骤1508的一些实施例。

在步骤1510中，将介电结构接合至载体衬底。图10示出对应于步骤1510的一些实施例。

在步骤1512中，减小衬底的厚度。图10示出对应于步骤1512的一些实施例。

在步骤1514中，在衬底内，反射材料形成在像素级存储节点与衬底的背侧之间。在一些实施例中，可以根据步骤1516至1520来执行步骤1514。例如，在步骤1516中，选择性地蚀刻衬底的背侧以在像素级存储节点上方形成一个或多个沟槽。在步骤1518中，在一个或多个沟槽内形成反射材料。在步骤1520中，执行平坦化工艺以从一个或多个沟槽的外部去除反射材料。图11至图12示出对应于步骤1514的一些实施例。

在步骤1522中，在衬底的背侧和反射材料上方形成钝化层和介电材料层。图13示出对应于步骤1522的一些实施例。

在步骤1524中，在介电材料层上方形成滤色器。图13示出对应于步骤1524的一些实施例。

在步骤1526中，在滤色器上方形成微透镜。图14示出对应于步骤1526的一些实施例。

在步骤1528中，去除载体衬底。图14示出对应于步骤1528的一些实施例。

因此，本发明涉及包括具有反射材料的全局快门像素的背照式(BSI)图像传感器，该反射材料配置为防止像素级存储节点的光污染。

在一些实施例中，本发明涉及一种背照式(BSI)图像传感器。BSI图像传感器包括布置在半导体衬底内的图像感测元件和在半导体衬底内布置于横向偏离图像感测元件的位置处的像素级存储节点。BSI图像传感器还包括反射材料，该反射材料布置在半导体衬底内的位于像素级存储节点与沿着半导体衬底的背侧延伸的平面之间的位置处，并且具有位于图像感测元件上面的孔口。

在其他的实施例中，本发明涉及一种BSI图像传感器。BSI图像传感器包括光电二极管和像素级存储节点，光电二极管包括布置在具有第二掺杂类型的半导体衬底内的具有第一掺杂类型的第一区域，像素级存储节点包括布置在半导体衬底内的横向偏离第一区域的位置处的具有第一掺杂类型的第二区域。BSI图像传感器还包括反射材料，该反射材料布置在半导体衬底内的位于像素级存储节点与沿着半导体衬底的背侧延伸的平面之间的位置处。反射材料具有通过半导体衬底与第一区域分离的侧壁。BSI图像传感器还包括沿着半导体衬底的前侧并且在横向介于第一区域与第二区域之间的位置处布置的传输晶体管门，其中前侧与半导体衬底的背侧相对。

在又一其他实施例中，本发明涉及一种形成BSI图像传感器的方法。方法包括在衬底内形成图像感测元件，并且在衬底内的横向偏离图像感测元件的位置处形成像素级存储节点。方法还包括蚀刻衬底的背侧以形成一个或多个沟槽并且在一个或多个沟槽内形成反射材料，其中，该一个或多个沟槽通过衬底与图像感测元件横向分离并且垂直位于像素级存储节点上方。

本发明的实施例提供了一种背照式图像传感器，包括：图像感测元件，布置在半导体衬底内；像素级存储节点，布置在所述半导体衬底内的横向偏离所述图像感测元件的位置处；以及反射材料，布置在所述半导体衬底内的位于所述像素级存储节点与沿着所述半导体衬底的背侧延伸的平面之间的位置处，并且所述反射材料具有位于所述图像感测元件上面的孔口。

根据本发明的一个实施例，其中，所述反射材料具有与所述半导体衬底的背侧共面的水平表面。

根据本发明的一个实施例，其中，所述反射材料通过所述半导体衬底与所述图像感测元件横向分离。

根据本发明的一个实施例，其中，所述反射材料包括金属或多层反射膜。

根据本发明的一个实施例，其中，所述反射材料具有成角度的侧壁，使得所述反射材料的宽度随着距所述半导体衬底的背侧的距离的增加而减小。

根据本发明的一个实施例，其中，所述图像感测元件包括光电二极管，所述光电二极管具有位于所述半导体衬底内的第一区域，所述第一区域具有与所述半导体衬底不同的第一掺杂类型；以及其中，所述像素级存储节点包括位于所述半导体衬底内的具有所述第一掺杂类型的第二区域。

根据本发明的一个实施例，背照式图像传感器还包括：第一传输晶体管门，沿着所述半导体衬底的前侧布置为横向介于所述第一区域与所述第二区域之间。

根据本发明的一个实施例，背照式图像传感器还包括：存储晶体管门，沿着所述半导体衬底的前侧布置在所述第二区域上方。

根据本发明的一个实施例，背照式图像传感器还包括：第二传输晶体管门，沿着所述半导体衬底的前侧布置在横向介于所述存储晶体管门与布置在所述半导体衬底内的浮置扩散节点之间的位置处。

根据本发明的一个实施例，背照式图像传感器还包括：多个金属互连层，布置在介电结构内，所述介电结构设置为沿着所述半导体衬底的与所述半导体衬底的背侧相对的前侧。

本发明的实施例还提供了一种背照式图像传感器，包括：光电二极管，包括布置在具有第二掺杂类型的半导体衬底内的具有第一掺杂类型的第一区域；像素级存储节点，包括具有所述第一掺杂类型的第二区域，所述第二区域布置在所述半导体衬底内的横向偏离所述第一区域的位置处；反射材料，布置在所述半导体衬底内的位于所述像素级存储节点与沿着所述半导体衬底的背侧延伸的平面之间的位置处，其中，所述反射材料具有通过所述半导体衬底与所述第一区域分离的侧壁；以及传输晶体管门，沿着所述半导体衬底的前侧布置在横向介于所述第一区域与所述第二区域之间的位置处，其中，所述前侧与所述半导体衬底的背侧相对。

根据本发明的一个实施例，其中，所述反射材料具有与所述半导体衬底的背侧共面的水平表面。

根据本发明的一个实施例，背照式图像传感器还包括：第三区域，具有所述第二掺杂类型，其中，所述第三区域布置在所述第一区域与所述半导体衬底的前侧之间；第四区域，具有所述第二掺杂类型，其中，所述第四区域布置在所述第二区域与所述半导体衬底的前侧之间；以及其中，所述传输晶体管门横向布置在所述第三区域与所述第四区域之间。

根据本发明的一个实施例，背照式图像传感器还包括：存储晶体管门，沿着所述半导体衬底的前侧布置在所述第四区域上方；第二传输晶体管门，沿着所述半导体衬底的前侧布置在通过所述存储晶体管门与所述传输晶体管门横向分离的位置处。

根据本发明的一个实施例，其中，所述反射材料包括金属或多层反射膜。

根据本发明的一个实施例，其中，所述反射材料具有成角度的侧壁，使得所述反射材料的宽度随着距所述半导体衬底的背侧的距离的增加而减小。

根据本发明的一个实施例，背照式图像传感器还包括：多个金属互连层，布置在介电结构内，所述介电结构设置为沿着所述半导体衬底的前侧。

本发明的实施例还提供了一种形成背照式图像传感器的方法，包括：在衬底内形成图像感测元件；在所述衬底内的横向偏离所述图像感测元件的位置处形成像素级存储节点；蚀刻所述衬底的背侧以形成一个或多个沟槽，所述一个或多个沟槽通过所述衬底与所述图像感测元件横向分离并且垂直位于所述像素级存储节点上面；以及在所述一个或多个沟槽内形成反射材料。

根据本发明的一个实施例，方法还包括：执行平坦化工艺以去除所述一个或多个沟槽外部的反射材料。

根据本发明的一个实施例，方法还包括：在介电结构内形成多个金属互连层，所述介电结构布置为沿着所述衬底的与所述衬底的背侧相对的前侧。

以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个实施例。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。