一种低功耗二维材料半浮栅存储器及其制备方法与流程

本发明属于集成电路存储器技术领域，具体涉及一种低功耗二维材料半浮栅存储器及其制备方法。

背景技术：

现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。对于挥发性存储技术，主要是静态随机存储器sram和动态随机存储器dram。挥发性存储器有着纳秒级的写入速度，然而其数据保持能力只有毫秒级，使得其只能用在缓存等有限的存储领域。对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。另一方面，二维材料，如过渡金属硫化物不仅有较高的迁移率，而且当其薄膜厚度减到单层，仍然保持着优异的电学特性，是应用于半导体器件的良好材料。此外，二维材料表面没有悬挂键并且有着丰富的能带体系，这使得其在能带工程设计电子器件领域有着天然的优势。没有悬挂键的特性使得其可以自由堆叠电子器件，丰富的能带体系使得其可以满足各种新型电子器件所需的能带结构。专利cn107665894a提出了一种基于二维半导体材料的半浮栅存储器。在这种半浮栅存储器中，电荷通过二维材料构成的pn结实现纳秒级快速写入的操作。但是，在这种二维材料半浮栅存储器中，阻挡层介质和隧穿层介质分别采用了介电常数较小的al2o3和bn材料。随着工艺节点的不断推进，要求阻挡层和隧穿层厚度都要不断减小，al2o3和bn材料的使用将导致漏电流不断增大，从而功耗也不断增加。

技术实现要素：

为了解决上述问题，本发明提供一种低功耗二维材料半浮栅存储器及其制备方法。

本发明提供的低功耗二维材料半浮栅存储器，包括：

衬底；

栅极，其为石墨烯，形成在所述衬底上；

金属接触电极，形成在所述栅极的表面；阻挡层，包括ptcda层/高介电常数材料/ptcda层所组成的叠层，与所述金属接触电极相间隔，形成在所述石墨烯栅极的表面；

半浮栅，其为第一类二维材料，覆盖所述阻挡层；

第二类二维材料和隧穿层，相互接触地平行设置在所述半浮栅表面，其中，所述隧穿层包括ptcda层/高介电常数材料/ptcda层所组成的叠层；

沟道层，其为第三类二维材料，覆盖所述第二类二维材料和隧穿层；

源级和漏级，形成在所述沟道层上；

所述第二类二维材料和第三类二维材料构成高速开关的异质结。

本发明的低功耗二维材料半浮栅存储器中，优选为，高介电常数材料选自hfo2、zro2、ta2o5、la2o3、tio2，或者由该材料组成的叠层。

本发明的低功耗二维材料半浮栅存储器中，优选为，所述第一类二维材料是n型导电的hfs2或mos2，或者是p型导电的wse2或mose2。

本发明的低功耗二维材料半浮栅存储器中，优选为，所述第二类二维材料是n型导电的hfs2或mos2，或者是p型导电的wse2或mose2。

本发明的低功耗二维材料半浮栅存储器中，优选为，所述第三类二维材料是p型导电的wse2或mose2，或者n型导电的hfs2或mos2。

本发明还公开一种低功耗二维材料半浮栅存储器制备方法，包括以下步骤：

将石墨烯转移至衬底上，作为栅极；

在所述栅极上依次形成ptcda层、高介电常数材料、ptcda层，作为阻挡层；

将第一类二维材料转移到所述阻挡层表面，作为半浮栅；

在所述半浮栅表面形成相互接触且平行放置的第二类二维材料和隧穿层，其中，所述隧穿层包括ptcda层/高介电常数材料/ptcda层所组成的叠层；将第三类二维材料转移到所述第二类二维材料（209）和隧穿层的表面，作为沟道层，并且所述第二类二维材料和所述第三类二维材料构成高速开关的异质结；

在所述沟道层上形成源极和漏极；

在所述栅极表面形成金属接触电极。

本发明的低功耗二维材料半浮栅存储器制备方法中，优选为，在所述半浮栅表面形成平行放置的第二二维材料和隧穿层的步骤，具体包括：在半浮栅材料表面依次形成ptcda层、高介电二维材料层和ptcda层；旋涂光刻胶，并通过光刻工艺定义隧穿层的位置，刻蚀去除部分叠层，形成隧穿层；采用机械剥离的方法将第二类二维材料转移到所述半浮栅表面，使所述第二类二维材料与所述隧穿层平行，且相互接触。

本发明的低功耗二维材料半浮栅存储器制备方法中，优选为，所述第一类二维材料是n型导电的hfs2或mos2，或者是p型导电的wse2或mose2。

本发明的低功耗二维材料半浮栅存储器制备方法中，优选为，所述第二类二维材料是n型导电的hfs2或mos2，或者是p型导电的wse2或mose2。

本发明的低功耗二维材料半浮栅存储器制备方法中，优选为，所述第三类二维材料是p型导电的wse2或mose2，或者n型导电的hfs2或mos2。

本发明采用高介电常数材料作为阻挡层和隧穿层，可以在满足等效氧化层厚度的前提下，减小漏电流，从而降低功耗。采用ptcda作为在二维材料表面生长高介电常数材料的缓冲层，可以抑制位阻效应，增大成核密度，从而可以生长出致密的高介电常数材料，进而可以抑制漏电流，降低功耗。此外，采用ptcda作为在高介电常数材料表面生长二维材料的缓冲层，可以利用ptcda与二维材料之间没有共价键的优点，从而减少两者之间的界面缺陷，进而可以抑制漏电流，降低功耗。

附图说明

图1是本发明的低功耗二维材料半浮栅存储器制备方法的流程图。

图2是将石墨烯转移至衬底后的器件结构示意图。

图3是形成ptcda层/高介电常数材料/ptcda层叠层后的器件结构示意图。

图4是形成半浮栅后的器件结构示意图。

图5是形成ptcda层/高介电常数材料/ptcda层后的器件结构示意图。

图6是形成隧穿层后的器件结构示意图。

图7是形成第二类二维材料后的器件结构示意图。

图8是形成沟道层后的器件结构示意图。

图9是刻蚀露出部分石墨烯后的器件结构示意图。

图10是形成源极和漏极后的器件结构示意图。

图11是低功耗二维材料半浮栅存储器的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

以下结合附图1-11和实施例对本发明的技术方案做进一步的说明。图1是低功耗二维材料半浮栅存储器的制备方法的流程图，图2-11示出了低功耗二维材料半浮栅存储器的制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：

步骤s1：提供衬底200作为衬底。衬底可以是表面覆盖绝缘介质的硅衬底，也可以是柔性绝缘衬底。在本实施方式中采用覆盖二氧化硅的硅衬底。然后采用机械剥离的方法将石墨烯201转移到衬底200上方，其中石墨烯是作为栅极，所得结构如图2所示。

步骤s2：淀积阻挡层。在真空炉管内对苝四甲酸二酐（ptcda）粉末进行加热，从而在石墨烯栅极201表面蒸发一层ptcda材料202；接着采用原子层沉积的方法在ptcda材料202表面淀积一层hfo2材料203；最后在hfo2材料203表面采用前述相同的方法蒸发一层ptcda材料204，所得结构如图3所示。ptcda层202/hfo2材料203/ptcda层204所组成的叠层作为阻挡层。在本实施方式中，采用hfo2作为高介电常数材料，但是也可以采用zro2、ta2o5、la2o3、tio2或者由前述材料组成的叠层等，形成的方法例如也可以是化学气相沉积、物理气相沉积、脉冲激光沉积、电子束蒸发等。

步骤s3：采用机械剥离的方法将第一类二维材料205转移到阻挡层表面，作为半浮栅，所得结构如图4所示。其中第一类二维材料205可以是n型导电的hfs2或mos2，或者是p型导电的wse2或mose2。在本实施方式中采用n型导电的hfs2。

步骤s4：在真空炉管内对ptcda粉末进行加热，从而在半浮栅205表面蒸发一层ptcda材料206；接着采用原子层沉积的方法在ptcda材料206表面淀积一层hfo2材料207；然后在hfo2材料207表面采用前述相同的方法蒸发一层ptcda材料208，所得结构如图5所示。ptcda层206/hfo2材料207/ptcda层208所组成的叠层作为隧穿层。在本实施方式中，采用hfo2作为高介电常数材料，但是也可以采用zro2、ta2o5、la2o3、tio2或者由前述材料组成的叠层等，形成的方法例如也可以是化学气相沉积、物理气相沉积、脉冲激光沉积、电子束蒸发等。进一步，旋涂光刻胶，并通过曝光和显影等光刻工艺定义隧穿层的位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻隧穿层的左侧部分，所得结构如图6所示。最后采用机械剥离的方法将第二类二维材料209转移到隧穿层的左侧半浮栅材料205表面，与隧穿层相互接触且平行放置，作为异质结的一端材料，所得结构如图7所示。第二类二维材料209可以是n型导电的hfs2或mos2，或者是p型导电的wse2或mose2，在本实施方式中采用n型导电的mos2，形成的方法也可以是化学气相沉积以及原子层沉积。

步骤s5：采用机械剥离的方法将第三类二维材料210转移到第二类二维材料209和隧穿层的表面，作为异质结的另一端材料，同时作为半浮栅晶体管的沟道，所得结构如图8所示。其中第三类二维材料210可以是n型导电的hfs2或mos2，或者是p型导电的wse2或mose2，在本实施方式采用p型导电的wse2。第二类二维材料209和第三类二维材料210构成高速开关的异质结

步骤s6：在沟道210旋涂光刻胶，并通过曝光和显影等光刻工艺定义图形位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻左侧部分阻挡层、二维材料205、二维材料209以及二维材料210，从而露出底部的石墨烯栅极201，所得结构如图9所示。然后旋涂光刻胶，进行光刻工艺限定源、漏电极形状。采用电子束蒸发的方法生长ti/au电极分别作为源极211和漏极212，所得结构如图10所示。

步骤s7：旋涂光刻胶，进行光刻工艺限定栅极金属接触电极的位置。采用电子束蒸发的方法生长ti/au电极作为栅极的金属接触电极213，所得结构如图11所示。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。