半导体装置的制作方法

1.本发明实施例是关于半导体装置，特别是关于一种包含场板的半导体装置。


背景技术：

2.半导体装置可应用于各种领域，例如：显示器驱动ic、电源管理ic(或高功率电源管理ic)、分离式功率元件、感测元件、指纹辨识ic、以及存储器等等。半导体装置通常由以下方式制造：依序在半导体衬底上沉积绝缘或介电层、导电层、以及半导体材料层，并使用光刻技术图案化各种材料层，在其上形成电路组件和元件。
3.为了改善半导体装置的击穿电压(breakdown voltage)，除了最佳化位于源极与漏极之间的阱和漂移区之外，一般而言，还会延伸栅极(例如延伸至漂移区或隔离结构上方)以作为场板(field plate)。虽然现有的栅极场板已大致上合乎需求，但并非在各方面皆令人满意。


技术实现要素：

4.本发明实施例提供一种半导体装置，包括：衬底；第一阱及一第二阱，设置于衬底中且彼此邻接；隔离结构，设置于第一阱上；第一场板，设置于隔离结构上；栅极结构，横跨第一阱及第二阱，且第一场板与栅极结构之间具有开口，此开口露出隔离结构靠近栅极结构的一边缘；漏极结构，设置于第一阱中；以及源极结构，设置于第二阱中。
附图说明
5.图1至图8是根据本发明的一些实施例，绘示出半导体装置的剖面示意图。
6.附图标号：
7.100,200,300,400,500,600,700,800:半导体装置
8.110:衬底
9.112:第一阱
10.114:第二阱
11.116:隔离结构
12.116e:边缘
13.118,126,128,130,132:场板
14.118a:第一部分
15.118b:第二部分
16.118c:第三部分
17.120:栅极结构
18.120a:栅极介电层
19.120b:栅极电极
20.122:漏极结构
21.122a,122b,124a,124b,134,136,138:掺杂区
22.124:源极结构
23.140:层间介电层
24.142,142a,142b:漏极接触件
25.144,144a,144b,144c:场板接触件
26.146:源极接触件
27.d:距离
28.l:长度
29.op:开口
具体实施方式
30.以下揭露提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
31.此外，在本发明的一些实施例中，关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
32.再者，其中可能用到与空间相对用词，例如「在
……
之下」、「下方」、「较低的」、「上方」、「较高的」等类似用词，是为了便于描述图式中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
33.此处所使用的「约」、「大约」、「大抵」的用语通常表示在一给定值的
±
20％之内，较佳是
±
10％之内，且更佳是
±
5％之内，或
±
3％之内，或
±
2％之内，或
±
1％之内，或0.5％之内。在此给定的数值为大约的数值，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，此给定的数值仍可隐含「约」、「大约」、「大抵」的含义。
34.以下叙述一些本发明实施例，在这些实施例中所述的多个阶段之前、期间以及/或之后，可提供额外的步骤。一些所述阶段在不同实施例中可被替换或删去。半导体装置结构可增加额外部件。一些所述部件在不同实施例中可被替换或删去。尽管所讨论的一些实施例以特定顺序的步骤执行，这些步骤仍可以另一合乎逻辑的顺序执行。
35.以下的详细叙述配合所附图式，可最好地理解本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本发明实施例的特征。
36.半导体装置的撞击游离点(impact ionization point，ii point)通常出现在源
极结构旁的隔离结构(例如sti(浅沟槽隔离)结构或硅局部氧化(locos)结构)，半导体装置中的电场使撞击游离点所产生的电子-空穴对(electron-hole pair)注入到邻近的部件，产生热载子注入(hot carrier injection，hci)而影响到半导体装置的可靠度。
37.本发明实施例提供半导体装置，其隔离结构上的场板不会延伸到隔离区的边缘，且栅极结构也不会延伸至隔离区。易言之，隔离结构上的场板与栅极结构之间具有露出隔离结构边缘的开口，以降低隔离结构附近的撞击游离点的电场强度，进一步减少或防止热载子效应。
38.为方便说明，下文将以具有绝缘体上覆半导体横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor，ldmos)装置描述本发明实施例，并叙述将本发明实施例应用于其他装置(例如横向绝缘栅极双极性晶体管(lateralinsulatedgate bipolar transistor，ligbt))的示例，但本发明的实施例不限于此。本发明的一些实施例也可应用于其他类型的金属氧化物半导体装置，例如垂直扩散金属氧化物半导体(vertically diffused metal oxide semiconductor，vdmos)装置、增强型扩散金属氧化物半导体(extended-drain metal oxide semiconductor，edmos)装置或类似的金属氧化物半导体装置。此外，本发明也可应用于其他类型的半导体装置，例如二极管(diode)、绝缘栅极双极性晶体管(igbt)、双极性接面型晶体管(bipolar junction transistor，bjt)、或类似的半导体装置。
39.图1是根据本发明的一些实施例，绘示出半导体装置100的剖面示意图。半导体结构100包括：衬底110、第一阱112、第二阱114、隔离结构116、场板118、栅极结构120、开口op、漏极结构122、源极结构124、场板126、层间介电层140、漏极接触件142、场板接触件144、源极接触件146。衬底110可为掺杂的(例如以p型或n型掺质掺杂)或未掺杂的半导体衬底。举例而言，衬底110可包括：元素半导体，包括硅或锗；化合物半导体，包括砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化铟(inas)及/或锑化铟(insb)；合金半导体，包括硅锗合金、磷砷镓合金、砷铝铟合金、砷铝镓合金、砷铟镓合金、磷铟镓合金及/或磷砷铟镓合金、或前述材料的组合。
40.一些实施例中，衬底110也可以是绝缘体上覆半导体(semiconductor on insulator)衬底，例如：绝缘体上覆硅或绝缘体上覆硅锗(silicon germanium on insulator，sgoi)。其他实施例中，衬底110可为陶瓷衬底，例如氮化铝(aln)衬底、碳化硅(sic)衬底、氧化铝(al2o3)衬底(或称为蓝宝石(sapphire)衬底)、或其他类似的衬底。其他实施例中，衬底110可包含陶瓷基材以及分别设于陶瓷基材的上下表面的一对阻隔层，其中陶瓷基材可包含陶瓷材料，而陶瓷材料包含金属无机材料。举例而言，陶瓷基材可包含：碳化硅、氮化铝、蓝宝石基材、或其他适合的材料。前述蓝宝石基材可以是氧化铝。
41.第一阱112设置于衬底110中。第一阱112的形成方法包括但不限于：使用光刻工艺及刻蚀工艺形成图案化遮罩层(未绘示)于衬底110上，此图案化遮罩层露出衬底110中预定形成第一阱112的区域并覆盖衬底110的其他区域，然后将掺质注入至预定形成第一阱112的区域，接着移除图案化遮罩层。前述图案化遮罩层可为硬遮罩或光阻。在预定形成n型第一阱112的实施例中，前述掺质可为n型掺质，例如：磷、砷、或锑离子。在预定形成p型第一阱112的实施例中，前述掺质可为p型掺质，例如硼、铟、或bf
2+
离子。
42.第二阱114设置于衬底110中且邻接第一阱112。第二阱114的形成方法与上述第一
阱112的形成方法类似。本发明实施例中，第二阱114与第一阱112具有相反的导电类型。举例而言，在第一阱112是n型的实施例中，用于注入第二阱114的掺质为p型掺质(例如硼、铟、或bf
2+
离子)，以形成p型第二阱114；在第一阱112是p型的实施例中，用于注入第二阱114的掺质为n型掺质(例如磷、砷、或锑离子)，以形成n型第二阱114。
43.在一些实施例中，第一阱112具有第一导电类型，且第二阱114具有与第一导电类型相反的第二导电类型。或者，第一阱106具有第二导电类型且第二阱108具有第一导电类型。具体而言，在一些实施例中，第一阱106可为p型井，而第二阱108可为n型井，以作为n型的金属-氧化物-半导体场效晶体管(nmos)。在一些实施例中，第一阱112可为n型井，而第二阱114可为p型井，以作为p型的金属-氧化物-半导体场效晶体管(pmos)。在一些实施例中，第一阱112的掺杂浓度介于约1
×
10
10
cm-3
至1
×
10
20
cm-3
。第二阱114的掺杂浓度介于约1
×
10
10
cm-3
至1
×
10
20
cm-3
。
44.隔离结构116设置于第一阱112上。隔离结构116的可包括：浅沟槽隔离(sti)、硅局部氧化(locos)、或前述的组合。一些实施例中，形成浅沟槽隔离的工艺可包括：形成遮罩层(未绘示)于第一阱112上并将其图案化、使用此图案化遮罩层作为刻蚀遮罩以在第一阱112中刻蚀出沟槽、执行沉积工艺将隔离材料填入沟槽中、执行平坦化工艺，例如化学机械抛光(cmp)工艺或机械抛光工艺(mechanical grinding process)，以移除隔离材料的多余部分、移除图案化遮罩层。前述隔离材料可包括氧化物、氮化物、或氮氧化物，例如：氧化硅、掺碳氧化硅(sio
x
c)、氮氧化硅(sion)、氮氧化碳硅(siocn)、碳化硅(sic)、氮化碳硅(sicn)，氮化硅(si
x
n
y
或sin)、碳氧化硅(silicon-oxycarbide，sico)氧化硅、碳氧化硅(silicon oxycarbide)、氮氧化硅(silicon oxynitride)、氮化碳硅(silicon carbonitride)、氮氧化碳硅(silicon oxy-carbonitride)、任何其他合适材料或前述的组合。一些实施例中，形成隔离结构116的硅局部氧化工艺可包括：沉积遮罩层(例如氮化硅层)于第一阱112上、使用光刻工艺及刻蚀工艺将遮罩层图案化，以露出部份第一阱112、热氧化露出的部份第一阱112以形成氧化硅层、移除图案化遮罩层。
45.场板118设置于隔离结构116上。一些实施例中，场板118具有降低表面电场(reducedsurface field，resurf)的效果且可降低隔离结构116的撞击游离点及其附近的电场强度。场板118的材料可包括导电材料，例如：金属、金属氮化物或掺杂半导体，举例而言，金属可为：au、ni、pt、pd、ir、ti、cr、w、al、cu、类似材料、前述的组合、或前述的多层结构；金属氮化物可为：mon、wn、tin、tan、或类似材料；掺杂半导体为：掺杂的多晶硅(polycrystalline silicon)或掺杂的多晶锗。可通过沉积工艺来形成前述导电材料，例如：化学气相沉积(cvd)、原子层沉积(ald)、或物理气相沉积(pvd)(如溅射或蒸发)，然后将导电材料图案化，以形成场板118。
46.参照图1，栅极结构120横跨第一阱112及第二阱114，且场板118与栅极结构120之间具有开口op，开口op露出隔离结构116靠近栅极结构120的边缘116e。一些实施例中，栅极结构120可包含位于第一阱112及/或第二阱114上的栅极介电层120a以及位于栅极介电层120a上的栅极电极120b。在已知的半导体装置中的垂直电场会使出现在隔离结构的边缘处的撞击游离点所产生的电子-空穴对(electron-hole pair)获取足够的动能，使其得以克服位能障壁(potential barrier)而注入到上方的部件(例如栅极结构)，产生严重的热载子注入，导致元件的可靠度或寿命降低。本发明实施例通过场板118与栅极结构120之间的
开口op，使靠近栅极结构120的隔离结构116的边缘116e露出，可有效地减少热载子注入(hot carrier injection)所导致的半导体结构的损伤，而改善半导体结构的可靠度。
47.一些实施例中，栅极结构120的形成方法包括：依序毯覆性沉积介电材料层(用以形成栅极介电层120a)及位于其上的导电材料层(用以形成栅极电极120b)，然后通过光刻及刻蚀工艺分别图案化介电材料层及导电材料层，以形成横跨第一阱112及第二阱114的栅极介电层120a及栅极电极120b。在一些实施例中，如图1所示，在从源极结构124往隔离结构116的方向上，栅极结构120的长度l大于源极结构124与第一阱112之间的距离d，以确保装置能够正常运作，若长度l小于距离d，则通道可能无法打开。栅极介电层120a可包含一或多种单层或多层介电材料，例如：氧化硅、氮化硅、氮氧化硅、或前述的组合。其他实施例中，栅极介电层120a可包括：金属氧化物、金属氮化物、金属硅化物、金属铝酸盐、锆硅酸盐、锆铝酸盐、或前述的组合，但不限于此。举例而言，可使用旋转涂布(spin coating)、化学气相沉积、原子层沉积、高密度等离子体化学气相沉积、其他合适的方法或前述之组合来形成栅极介电层120a。栅极电极120b的材料与形成方法与上述场板118相同或类似，且可由同一道沉积与光刻工艺来形成，或是由不同的工艺来形成。
48.在栅极电极120b与场板118是由同一道工艺形成的实施例中，可通过沉积工艺形成导电材料，例如化学气相沉积、原子层沉积、或物理气相沉积(如溅射或蒸发)，然后将导电材料图案化，以形成隔离结构116上的场板118、横跨第一阱112及第二阱114的栅极电极120b、以及露出隔离结构116靠近栅极电极120b的边缘116e的开口op，如图1所示。一些实施例中，开口op同时露出隔离结构116之边缘116e以及部分第一阱112，进一步降低电子-空穴受到电场影响而注入到上方的栅极结构120或场板118的可能性，以确保改善热载子效应。
49.漏极结构122设置于第一阱112中且源极结构124设置于第二阱114中。漏极结构122包含与第一阱112具有相同导电类型的掺杂区。源极结构124包含彼此邻接且具有相反导电类型的掺杂区124a及掺杂区124b。漏极结构122和源极结构124之掺杂区的形成方式与上述第一阱112的掺杂方式类似。一些实施例中，半导体装置100更包括掺杂区134，设置于源极结构124下方，其中掺杂区124b的掺杂浓度大于掺杂区134的掺杂浓度。于一实施例中，源极结构124及掺杂区124a、124b的掺杂浓度介于约10
13
cm-3
至10
21
cm-3
，掺杂区134的掺杂浓度介于10
12
cm-3
至10
13
cm-3
，掺杂区134可降低导通电阻(r
on
)。
50.继续参照图1，层间介电层140位于衬底110上。层间介电层140可包含一或多种单层或多层介电材料，例如：氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethoxysilane，teos)、磷硅玻璃(phosphosilicate glass，psg)、硼磷硅酸盐玻璃(borophosphosilicate glass，bpsg)、低介电常数介电材料、及/或其他适合的介电材料。低介电常数介电材料可包含(但不限于)：氟化硅玻璃(fluorinated silica glass，fsg)、氢倍半硅氧烷(hydrogen silsesquioxane，hsq)、掺杂碳的氧化硅、非晶质氟化碳(fluorinated carbon)、聚对二甲苯(parylene)、苯并环丁烯(bis-benzocyclobutenes，bcb)、或聚酰亚胺(polyimide)。举例而言，可使用旋转涂布、化学气相沉积、原子层沉积、高密度等离子体化学气相沉积、其他合适的方法或前述的组合来形成层间介电层140。
51.如图1所示，漏极接触件142、场板接触件144、以及源极接触件146穿过层间介电层140并分别与漏极结构122、场板118、以及源极结构124电性连接。前述接触件可在同一道工艺中形成，其形成方法包括：对层间介电层140执行图案化工艺，以形成开口于层间介电层
140中，然后将导电材料填入开口并执行平坦化工艺(如化学机械抛光)或回刻蚀(etch back)工艺，以移除开口外的多余材料。接触件的导电材料和形成方法可与上述场板118的导电材料相同或类似。一些实施例中，漏极接触件142、场板接触件144、以及源极接触件146的材料可由多晶硅、金属或其它合适的导电材料形成。在一些实施例中，漏极接触件142、场板接触件144、以及源极接触件146的材料可包含铜(cu)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铱(ir)、铑(rh)、铜合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、铱合金、铑合金、其它具有导电性的合适材料或前述的组合。
52.参照图1，场板126设置于场板118上方并通过场板接触件144和源极接触件146分别与场板118和源极结构124电性连接。场板126横跨开口op露出的隔离结构116及栅极结构120，除降低表面电场外，还可降低开口op下方的电场强度(例如降低开口op下方的隔离结构116的撞击游离点及其附近的电场强度)以及栅极结构120下方的电场强度，可减缓或防止电场使隔离结构116的撞击游离点所产生的电子-空穴对注入到栅极结构120或场板118，以改善热载子注入，可在不影响元件击穿电压的情况下，提升元件的可靠度或寿命。在本发明的一些实施例中，可将源极结构124连接至接地端。
53.本发明目的之一为解决垂直电场与横向电场造所造成元件的可靠度或寿命降低。举例而言，垂直电场会导致热载子注入外，横向电场使得隔离结构靠近栅极结构120的边缘116e的撞击游离点所产生的电子-空穴对产生足够的动能，得以克服位能障壁而注入到邻近的部件(例如源极结构)，产生严重的热载子注入，导致源极结构或漏极结构损坏或劣化，使元件的可靠度或寿命降低。本发明实施例通过使场板118上方的场板126横跨开口op露出的隔离结构116及栅极结构120，并且电性连接场板118和源极结构124，使场板118、场板126、源极结构124同电位，除了具有降低表面电场的效果外，还可降低开口op下方隔离结构116的撞击游离点及其附近的横向电场强度，以及栅极结构120下方的横向电场强度，可减缓或防止横向电场使隔离结构116的撞击游离点所产生的电子-空穴对注入到源极结构124，以改善热载子注入，可在不影响元件击穿电压的情况下，提升元件的可靠度或寿命。
54.图2是根据本发明的一些实施例，绘示出半导体装置200的剖面示意图，半导体装置200与图1的半导体装置100类似，不同处在于半导体装置200的场板118具有彼此分离的第一部分118a及第二部分118b。场板118的第一部分118a及第二部分118b分别通过场板接触件144a及144b与场板126电性连接，且部分的隔离结构116暴露于第一部分118a与第二部分118b之间。一些实施例中，可通过图案化工艺形成具有彼此分离的第一部分118a及第二部分118b的场板118。为简化起见，在图2中与图1相同的部件是使用相同的标号并省略其说明。场板接触件144a及144b的材料及形成方法与上述场板接触件144的材料及形成方法相同或类似，此处不重复叙述。
55.半导体结构200与半导体结构100同样包含场板118与栅极结构120之间的开口op，使场板118及栅极结构120皆不位于隔离结构116的边缘116e正上方，因此可减缓或防止垂直电场使撞击游离点所产生的电子-空穴对注入到上方的部件，以改善热载子注入。半导体结构200也同样包含设置于场板118上方的场板126，场板126除降低表面电场外，还可进一步降低隔离结构116与源极结构124之间的电场强度(例如开口op下方以及栅极结构120下方的电场强度)，减缓或防止撞击游离点所产生的电子-空穴对注入到栅极结构120、场板118、或源极结构124，以改善热载子注入，提升元件的可靠度或寿命。
56.一些实施例中，半导体装置200的场板118的分离的第一部分118a及第二部分118b可改善元件的电性均匀性。举例而言，依元件的设计或需求，可在隔离结构116上设置彼此分离的场板118的第一部分118a及第二部分118b，以改善较高的局部电场，进而改善元件的电性均匀性。若是隔离结构116下方的电场分布不均，可在正上方相应的隔离结构116上设置彼此分离的场板118的第一部分118a及第二部分118b，也可改善较高的局部电场，进而改善元件的电性均匀性。本发明实施例不限制彼此分离的场板118的多个部分的数量，图2中的第一部分118a及第二部分118b仅是作为示例，本发明所属技术领域中的技术人员可依实际的状况来调整分离部分的数量或间距。若单一场板仍有过高的电场时，可以使用分离的场板来协助改善局部电场，进而改善元件的电性均匀性与提升元件的可靠度。
57.图3是根据本发明的一些实施例，绘示出半导体装置300的剖面示意图，半导体装置300与图1的半导体装置100类似，不同处在设置于场板118上方的场板128是通过场板接触件144和漏极接触件142分别与场板118和漏极结构122电性连接。为简化起见，在图3中与图1相同的部件是使用相同的标号并省略其说明。
58.图4是根据本发明的一些实施例，绘示出半导体装置400的剖面示意图，半导体装置400与图3的半导体装置300类似，不同处在于半导体装置400的场板118具有彼此分离的第一部分118a及第二部分118b。场板118的第一部分118a及第二部分118b分别通过场板接触件144a及144b与场板128电性连接，且部分的隔离结构116暴露于第一部分118a与第二部分118b之间。一些实施例中，可通过图案化工艺形成具有彼此分离的第一部分118a及第二部分118b的场板118。为简化起见，在图4中与图3相同的部件是使用相同的标号并省略其说明。本发明实施例不限制场板118的多个分离部分的数量，本发明所属技术领域中的技术人员可依实际的状况而调整。
59.图5是根据本发明的一些实施例，绘示出半导体装置500的剖面示意图。半导体装置500的场板118具有彼此分离的第一部分118a及第二部分118b，且部分的隔离结构116暴露于第一部分118a与第二部分118b之间。为简化起见，在图5中与前述图中相同或类似的部件是使用相同的标号并省略其说明。如图5所示，场板130设置于场板118上方且通过场板接触件144a和漏极接触件142分别与场板118的第一部分118a和漏极结构122电性连接。场板132设置于场板118上方且通过场板接触件144b和源极接触件146分别与场板118的第二部分118b和源极结构124电性连接。在一些实施例中，如图5所示，在从源极结构124往隔离结构116的方向上，栅极结构120的长度l大于源极结构124与第一阱112之间的距离d，以确保装置能够正常运作，若长度l小于距离d，则通道可能无法打开而使装置无法运作。
60.在如图5所示的一些实施例中，场板130横跨漏极结构122与隔离结构116之间的区域，可降低漏极结构122与隔离结构116之间的电场，减缓或防止电场使隔离结构116的撞击游离点所产生的电子-空穴对注入到漏极结构122，可改善热载子注入；场板132横跨开口op露出的隔离结构116及栅极结构120，可降低开口op下方的电场强度(例如降低开口op下方的隔离结构116的撞击游离点及其附近的电场强度)以及栅极结构120下方的电场强度，可减缓或防止电场使隔离结构116的撞击游离点所产生的电子-空穴对注入到栅极结构120、场板118、或源极结构124，以改善热载子注入。此外，如前所述，彼此分离的场板118的第一部分118a及第二部分118b，可改善元件的电性均匀性。此些实施例可同时改善热载子注入对漏极结构122、栅极结构120、场板118、以及源极结构124的影响，提升元件的可靠度、寿
命、以及整体性能。一些实施例中，可将漏极结构122或源极结构124电性连接至接地端。
61.本发明所属技术领域中的技术人员可依实际的需求而调整场板118的配置，如图6所示的实施例，其绘示出半导体装置600的剖面示意图，半导体装置600与图5的半导体装置500类似，差别在于半导体装置600的场板118是由彼此分离的三个部分构成，其包含：第一部分118a、第二部分118b、及第三部分118c，且部分隔离结构116暴露于所述分离的三个部分之间。为简化起见，在图5中与前述图中相同或类似的部件是使用相同的标号并省略其说明。半导体装置600的场板130通过场板接触件144a和漏极接触件142分别与场板118的第一部分118a和漏极结构122电性连接，且场板132通过场板接触件144b、场板接触件144c、和和源极接触件146分别第二部分118b、第三部分118c、和源极结构124电性连接。一些实施例中，可通过图案化工艺将场板118形成为具有彼此分离的第一部分118a、第二部分118b、以及第三部分118c。如上所述，此实施例可同时改善热载子注入对漏极结构122、栅极结构120、场板118、以及源极结构124的影响，避免部件损坏或劣化，以提升元件的整体性能，并且可依装置的设计和功能需求，通过图案化工艺，调整场板118的分离部分的间距或数量，具有工艺上的灵活性。
62.图7是根据本发明的一些实施例，绘示出半导体装置700的剖面示意图，半导体装置700与图4的半导体装置400类似，不同处在于半导体装置700的漏极结构122包括相反导电类型的掺杂区122a和掺杂区122b，且半导体装置700更包括掺杂区136和掺杂区138。为简化起见，在图7中与图4相同的部件是使用相同的标号并省略其说明。半导体装置700的掺杂区136位于隔离区116下方，掺杂区138位于掺杂区136下方并与其形成接面，且掺杂区136及掺杂区138具有相反的导电类型。一些实施例中，掺杂区136及掺杂区138是使用离子注入形成。在此些实施例中，掺杂区136或掺杂区138包括至少两个次注入区(sub-implant region)，且次注入区具有不同注入浓度。一些实施例中，具有较高注入浓度的次注入区邻近上述接面，且具有较低注入浓度的次注入区远离上述接面。在此实施例中，除了改善热载子注入外，半导体装置700的掺杂区136及掺杂区138还可用来降低隔离区116的表面电场，均匀化隔离区116的表面电场。图7中的掺杂区136及掺杂区138的宽度仅是作为范例，举例而言，掺杂区136及掺杂区138的宽度可与隔离区112的底部宽度不同，或在另一范例中，掺杂区136的宽度也可与掺杂区138的宽度不同。
63.图8是根据本发明的一些实施例，绘示出半导体装置800的剖面示意图，半导体装置800与图3的半导体装置300类似，不同处在于半导体装置800的漏极结构122包括彼此分隔且具有相反导电类型的掺杂区122a和掺杂区122b，掺杂区122a和122b通过漏极接触件142a和142b分别与场板128电性连接。漏极接触件142a和142b的材料及形成方法与上述漏极接触件142的材料及形成方法相同或类似，此处不重复叙述。为简化起见，在图8中与图3相同的部件是使用相同的标号并省略其说明。此些实施例中，除了改善热载子注入外，由于半导体装置800的掺杂区122a和掺杂区122b彼此分隔，可使经由掺杂区122b进入漏极接触件142b变大，因而增加掺杂区122b与第一阱112之间的电压差，可使半导体装置800被快速地触发。此外，通过改变掺杂区122a及122b之间的距离，可调整半导体装置800的触发电压。其他实施例中，半导体装置800还可包括一可选的掺杂区，位于隔离区116与掺杂区122b之间，且未与漏极接触件142a或142b连接，此可选的掺杂区可改善半导体装置800的击穿电压。
64.本发明实施例提供的半导体装置在隔离结构上的场板与栅极结构之间具有露出部分隔离结构的开口，可减缓或防止电场使隔离结构的撞击游离点所产生的电子-空穴对注入到上方的栅极结构或场板，以改善热载子注入，可在不影响元件击穿电压的情况下，提升元件的可靠度或寿命。一些实施例中，隔离结构上的场板包含彼此分离的多个部分，可改善元件的电性均匀性。此外，本发明实施例通过设置额外的场板，与源极结构或漏极结构的至少其中之一以及隔离结构上的场板电性连结，进一步降低开口下方、栅极结构下方、隔离结构与源极结构之间、或隔离结构与漏极结构之间的电场，进一步减缓或防止电场使隔离结构的撞击游离点所产生的电子-空穴对注入到邻近的部件中，以改善热载子注入，避免部件损坏或劣化。
65.以上概述多个实施例的特点，以便在本发明所属技术领域中的技术人员可更好地了解本发明的各个方面。在本发明所属技术领域中的技术人员，应理解其可轻易地利用本发明实为基础，设计或修改其他工艺及结构，以达到和此中介绍的实施例的相同的目的及/或优点。在本发明所属技术领域中的技术人员，也应理解此类等效的结构并无背离本发明的精神与范围，且其可于此作各种的改变、取代、和替换而不背离本发明的精神与范围。