一种多芯片封装及其制造方法与流程

本发明涉及半导体芯片封装领域，具体涉及一种多芯片封装及其制造方法。

背景技术：

对于半导体封装，多芯片封装可以实现小型化、多功能化以及低成本化，但是随着要求的不断提升，多芯片封装的薄型化和多功能化都需要进一步提升，如何在现有硅芯片的基础上实现更小型封装，是本领域所一直追求目标。us2011/079890a1公开了一种半导体封装件，其将多个裸芯相互错开的依次堆叠在衬底基板上，该种布置节省了横向的一部分空间，但是其错开式的排布首先带来电连接的不稳定性，且其横向上仍需要占用较大空间，不利于实现小型化封装cn104332462a公开了一种芯片倾斜堆叠的圆片级封装单元，其将多个芯片倾斜的放置于衬底基板上，并且利用靠近衬底基板的焊盘进行直接电连接，其电连接路径较短，但是其在横向空间利用上和封装的稳固性是较差的。

技术实现要素：

基于解决上述问题，本发明提供了一种多芯片封装的制造方法，其包括以下步骤：

(1)提供相同的多个半导体芯片，所述半导体芯片的截面为等腰梯形，其包括相对的上表面和下表面以及在所述上表面和下表面之间的相对设置的第一侧面和第二侧面，在所述第一侧面上具有第一通孔，在所述第二侧面上具有第二通孔；所述上表面上具有热塑性材料层，且在靠近所述第二侧面的上表面处，所述热塑性材料层具有一开口；

(2)将多个半导体芯片的所述第一侧面依次贴合于一载板上；

(3)利用第一模具和第二模具热压多个半导体芯片，使得多个半导体芯片通过彼此之间的热塑性材料层粘合在一起，形成芯片组合体；

其中，多个半导体芯片的多个第一侧面共面形成第三侧面，多个半导体芯片的多个第二侧面与多个半导体芯片的上表面的一部分构成锯齿状结构。

其中，步骤(1)具体包括：提供一晶圆，所述晶圆包括多个半导体裸芯，每一个所述半导体裸芯均包括在所述晶圆的有源面上的有源区以及在所述有源区周围的外围区，所述有源区中具有至少两个个焊盘；在所述有源面上形成布线层，所述布线层从所述有源区延伸至所述外围区，所述布线层包括延伸至所述第一侧面处的第一部分以及延伸至所述第二侧面处的第二部分，其中所述开口露出所述第二部分的至少一部分；在所述有源面沉积形成热塑性材料层；沿着所述多个半导体裸芯之间的切割道进行单体化，形成多个分立的半导体芯片；其中所述第一侧面和第二侧面与所述上表面的夹角均为锐角a，其中30°≤a≤45°。

其中，在进行所述单体化之后，还包括：从所述第一侧面和第二侧面钻孔并填充导电材料形成分别电连接所述第一部分和第二部分的第一通孔和第二通孔。

其中，在步骤(3)中，所述第一模具具有第一斜面，所述第一斜面贴合于最尾端的半导体芯片的下表面；所述第二模具具有第二斜面，所述第二斜面贴合于最首端的半导体芯片的上表面；并且其中，利用第一模具和第二模具热压多个半导体芯片具体包括：通过所述第一模具和第二模具分别施加朝向多个半导体芯片的力，并进行加热，使得多个半导体芯片通过彼此之间的热塑性材料层粘合在一起。

其中，所述锯齿状结构包括多个三角形的凹口，所述制造方法进一步包括步骤(4)：在所述凹口中填充导电材料，以使得相邻的半导体芯片的所述第二通孔与所述第二部分电连接。

其中，还包括步骤(5)：将所述第三侧面相对封装基板的方式焊接所述多芯片组合体；然后利用底部填充剂填充所述第三侧面与所述封装基板之间的空隙，所述底部填充剂还至少填充最尾端的半导体芯片的下表面与封装基板之间。

其中，在所述最尾端的半导体芯片的下表面与封装基板之间还设置有其他芯片，所述器芯片被所述底部填充剂包裹。

其中，还包括提供两个所述多芯片组合体进行组合：首先，在两个所述多芯片组合体的开口中填充导电材料形成第三通孔；然后，将两个所述多芯片组合体以中心对称的方式设置，并将其两者的锯齿状结构相向的设置；最后，将两个所述多芯片组合体的锯齿状结构互相卡合，以使得两个所述多芯片组合体的第二通孔相互物理和电接触以及第三通孔相互物理和电接触。

本发明还提供了一种多芯片封装，其由上述的多芯片封装的制造方法形成。

本发明的优点如下：

本发明的多芯片封装利用在倾斜的侧面形成通孔电连接至芯片的有源区，可以实现短路径的电连接至衬底基板，且可以实现小型化封装，节省横向空间；并且每个芯片的另一侧面可以实现芯片与芯片的灵活互连，保证多芯片封装的灵活性和高集成度。

附图说明

图1为晶圆切割前的剖面图；

图2为单个半导体芯片的剖面图；

图3为多个半导体芯片进行热压粘合的示意图；

图4为多芯片组合体的剖面图；

图5为多芯片封装的剖面图；

图6为另一多芯片封装的过程示意图；

图7为另一多芯片封装的剖面图。

具体实施方式

本技术将通过参考实施例中的附图进行描述，本技术涉及一种多芯片封装，该半导体封装体包括多个半导体芯片，所述半导体芯片具有倒梯形形状，其两个倾斜侧面均具有外连的通孔，并且多个半导体芯片的倾斜侧面共面，进一步的，以其倾斜侧面并以一定角度安装在诸如印刷电路板(pcb)的封装基板上。

本技术提供了若干优点。直接将通孔对准封装基板的电连接部分通过导电凸块进行连接至封装基板的方法提供了相对于引线键合的半导体芯片或者横向错位的半导体芯片更为改进的电连接和增加的良率。本发明的多芯片封装利用在倾斜的侧面形成通孔电连接至芯片的有源区，可以实现短路径的电连接至衬底基板，且可以实现小型化封装，节省横向空间；并且每个芯片均具有覆盖所述有源面的热塑性材料层，可以做的比较薄，且可以实现多个芯片的热压结合，以形成封装件。此外，每个半导体芯片的另一侧面可以实现芯片与芯片的灵活互连，保证多芯片封装的灵活性和高集成度。

可以理解的是，本技术可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例。当然，提供这些实施例，为的是使本公开彻底且全面，并且将该技术充分地传达给本领域技术人员。的确，该技术旨在涵盖这些实施例的替代、修改和等同物，其包含在由所附权利要求所限定的技术的范围和精神内。此外，在本技术的以下具体描述中，大量特定的细节被提出，以便提供对本技术彻底的理解。但是，对本领域技术人员显而易见的是，本技术在没有这些特定的细节时是可以实现的。

本文所用的术语“顶部的”和“底部的”，上部的”和“下部的”以及“垂直的”和“水平的”和它们的各种形式，只作示例和说明的目的，并不意味着限定本技术的描述，因为提及的项目可以在位置和方向上交换。并且，这里所用的术语“大体上”和/或“大约”的意思是，指定的尺寸或参数在给定应用的可接受制造公差内是可以变化的。

首先参考图1，半导体晶圆1开始可以为晶片材料的晶锭。在一个示例中，形成晶圆1的晶锭可以是根据切克劳斯基(czochralski，cz)或浮动区(floatingzone，fz)工艺而生长的单晶硅。但是，在其它实施例中，晶圆1可以由其他材料或通过其他工艺形成，例如硅锗、gan等。

半导体晶圆1可以从晶锭中切割，可以包括多个半导体裸芯，并且在有源面和与有源面相对的背面都进行抛光，以提供光滑的表面。有源面可以经历不同处理步骤，用以在有源面上形成相应的有源区2的集成电路。这些各种处理步骤可以包含金属化步骤，该步骤沉积金属接触，用于给集成电路传递信号和从集成电路传递信号。电接触可以包含暴露在有源面上的裸芯接合垫3。接合垫3的数目被简化示出，并且每个裸芯可以包含比示出的更多的裸芯接合垫3。

在实施例中，每个裸芯接合垫3可以是矩形、圆形或者其他形状，长度和宽度可以相等或不等。在实施例中，裸芯接合垫3可以由铝或其合金形成，但是在其它实施例中，接合垫3可以由其他材料形成。在实施例中，集成电路可以作为非易失性nand闪存半导体裸芯，然而可以预期其它类型的集成电路。

裸芯接合垫3可以从边缘向内隔开，其设置于有源区2内，远离切割道位置。在本实施例中，裸芯接合垫3使用布线层延伸至边缘处，该布线层包括第一部分4和第二部分5，其中，该布线层形成为从裸芯接合垫3延伸至边缘的电迹线。该第一部分4将每个裸芯的多个裸芯接合垫3的一部分电引出至该裸芯的第一侧面23上，该第二部分5将每个裸芯的多个裸芯接合垫3的其余部分电引出至该裸芯的第一侧面24上。

沉积覆盖在所述有源面的热塑性材料层6，该热塑性材料层为eva热熔胶、改性环氧树脂，其加热会具有粘性，而常温下则固化。所述热塑性材料层6具有一开口7，所述开口7露出第二部分5，该开口7的设置是为了便于后续的电连接。

接着，晶圆1的背面经过减薄工艺，用以使晶片从例如700微米减薄至大约100至500微米的范围。可以理解的是，在其它实施例中，晶圆1在减薄步骤后，可以比该范围更薄或者更厚。在该实施例中，一层裸芯贴附膜(daf)可以被施加到晶圆1的背面上。

接下来，可以从晶圆1将具布线层和热塑性材料层6的半导体裸芯(下称半导体芯片)切片。在一个实施例中，晶圆1可以使用隐形激光工艺被切片。晶圆1可以被支撑在卡盘或者其他支撑表面(未示出)上，其中背面面向支撑表面并且有源面背对支撑面。在其他实施例中也可以使用刀片切割或者水射流切割方式将半导体芯片切片，参见图1，切割刀倾斜的一定的角度，其沿着切割线8进行，该切割线8也与半导体裸芯的有源面具有一定的非直角夹角a。

参见图2，切割后形成的分立的半导体芯片包括相对的上表面21和下表面22以及相对的第一侧面23和第二侧面24，其剖面具有倒置的等腰梯形的形状。其中所述第一侧面23和第二侧面24与所述上表面21的夹角均为锐角a。当然，该半导体芯片还包括另外两个相对的侧面，其也可以是具有非直角夹角的侧面，也可以是直角的竖直侧面，在此不做过多介绍。

再次参考图2，所述布线层的第一部分4将裸芯接合垫3的一部分引出至有源区2之外的靠近第一侧面23的一侧，第二部分5将裸芯接合垫3的其余部分引出至有源区2之外的靠近第二侧面24的一侧，且第一侧面23和第二侧面24均未穿过所述有源区2。其中，第一侧面23和第二侧面24与上表面21的夹角a满足30°≤a≤45°，该角度设置可以便于形成第一通孔13和第二通孔14分别电连接至布线层的第一部分4和第二部分5，且不影响有源区2。此外，为了保证形成第一通孔13和第二通孔14不影响有源区2，该半导体芯片的衬底部分(即半导体裸芯部分)至少应该具有大于100微米的厚度。

所述第一通孔13和第二通孔14通过从所述第一侧面23和第二侧面24钻孔并填充导电材料形成。该第一通孔13和第二通孔14可以基本垂直于第一侧面23和第二侧面24，也可以不垂直所述第一侧面23和第二侧面24，且其底部应当隔开所述有源区2。该第一通孔13和第二通孔14为多个，其阵列式的排布于第一侧面23和24上。

参见图3，提供多个上述方法形成的半导体芯片，其具有相同的结构和大小，虽然图3仅示出了4个半导体芯片，但是其可以是更多个或者2个、3个。然后将多个半导体芯片依次并排的设置在载板100上，该载板100具有平整的临时键合表面。

在载板100上具有两个相对设置的第一模具101和第二模具102，所述第一模具101和第二模具102均设置于所述载板100的临时键合表面上，且具有相对设置且平行的第一斜面和第二斜面。第一斜面和第二斜面与所述上表面11和下表面12相匹配。

在将多个半导体芯片依次并排的设置在载板100上，包括先将第一半导体芯片(最尾端的半导体芯片)的第一侧面贴合于载板100的临时键合表面上，并将第一半导体芯片的下表面倚靠于第一斜面上；然后将第二半导体芯片的第一侧面贴合于载板100的临时键合表面上，并将第二半导体芯片的下表面倚靠于第一半导体芯片的上表面。以此类推，直至最后一个半导体芯片(最首端的半导体芯片)倚靠于倒数第二个半导体芯片上。

然后，将第二模具102的第二斜面压合到上述最后一个半导体芯片的上表面。通过所述第一模具101和第二模具102分别施加朝向多个半导体芯片的力，并进行加热，使得多个半导体芯片通过彼此之间的热塑性材料层热压粘合在一起。由此形成多芯片封装30，可以参见图4。

其中，多个半导体芯片的多个第一侧面共面形成第三侧面33，多个半导体芯片的多个第二侧面与多个半导体芯片的上表面的一部分构成锯齿状结构。所述多芯片封装还包括由最首端的半导体芯片的上表面构成的第一主面31以及由最尾端的半导体芯片的下表面构成的第二主面32。且该多芯片封装的所述第一主面31与所述第三侧面的夹角为a。

然后参见图5，可以将多芯片封装30通过导电凸块41焊接于封装基板40之上。其中，所述多芯片封装的第三侧面33面对封装基板40，且多个第一和第二通孔分别通过所述导电凸块41电连接至封装基板40上。

其中，所述多芯片封装30的第二主面32与封装基板40之间具有一定的非直角的倾斜角，该倾斜角为锐角a。

所述锯齿状结构包括多个三角形的凹口s，所述凹口s的每一个露出相邻两个半导体芯片的第二通孔和开口。该凹口s的截面呈三角形，其由多个半导体芯片的多个第二侧面与多个半导体芯片的上表面的一部分界定。

接着，在所述凹口s中填充导电材料44，以使得相邻的半导体芯片的所述第二通孔与所述第二部分电连接。在最左侧的半导体芯片分别通过焊球47与焊线48引出至封装基板40，而最右侧的半导体芯片分别通过焊球45与焊线48引出至封装基板40。在本实施例中，导电材料44也可以是焊料。

此外，在所述封装基板40上还可以集成其他芯片，例如芯片42。芯片42通过焊球43倒装于所述封装基板40上，当然也可以是通过焊线的方式。该芯片42位于芯片组合体30的第二主面32与封装基板40之间，以此设置可以减小横向的空间尺寸。

最后，还包括利用底部填充剂49填充所述第三侧面与所述封装基板40之间的空隙，所述底部填充剂49还至少填充最尾端的半导体封装体的第二主面32与封装基板40之间，且完全包裹芯片42。

该底部填充剂49可以防止多芯片组合体的倾倒，即可以保证其稳定性，保证其倾斜的竖立在封装基板40上。该底部填充剂49可以是树脂材料、聚酰亚胺等材料。

为了集成度的需要，可以将两个多芯片组合体进行组合，具体参见图6-7。第一和第二多芯片组合体60和70均是通过上述方法形成，其具有相同的结构和大小。其中，第一多芯片组合体60的开口被填充导电材料形成第三通孔61，而第二多芯片组合体70的开口被填充导电材料形成第四通孔71。

然后，将所述第一多芯片组合体60和第二多芯片组合体70以中心对称的方式设置，并将其两者的锯齿状结构相向的设置；最后，将两个所述多芯片组合体的锯齿状结构互相卡合，其中第一多芯片组合体60的凹口s1与第二多芯片组合体70的凹口s2分别被多个半导体芯片的锐角a插入，以使得两个所述多芯片组合体60、70的第二通孔62、72相互物理和电接触以及第三通孔61与第四通孔71相互物理和电接触。

在该实施例中，第三通孔61与第四通孔71的位置应当是对应的，且在两者之间应当设置焊料层(未示出)以保证接合的可靠性。并且第一多芯片组合体60的热塑性材料层与第二多芯片组合体70的热塑性材料层可以保证两者接合的可靠性。其实现了纵向空间的极大利用，且具有灵活的电连接特性，芯片与芯片之间几乎没有间隙，结构紧凑，有利于小尺寸封装。

根据上述方法，本发明还提供了由上述方法制造而成的多芯片封装结构，其具体的可以参见图4、5、7，在此不再赘述。

综上，本发明的多芯片封装利用在倾斜的侧面形成通孔电连接至芯片的有源区，可以实现短路径的电连接至衬底基板，且可以实现小型化封装，节省横向空间；并且每个芯片的另一侧面可以实现芯片与芯片的灵活互连，保证多芯片封装的灵活性和高集成度。

为了说明和描述的目的，本技术的前面的详细描述已经呈现。其并不旨在将本技术详尽或限制于所公开的精确形式。根据上述教导的许多修改和变化是可以的。选择所描述的实施例是为了最好地解释本技术的原理及其实际应用，从而确保其他本领域的技术人员最好地利用各种实施例中的技术和适用于预期的特定用途的各种修改。本技术的范围由所附的权利要求限定。

本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。

本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。

虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。