一种TrenchMOS功率器件及制备方法与流程

本发明涉及半导体功率器件技术领域，更具体的涉及一种trenchmos功率器件及制备方法。

背景技术：

trenchmos(沟槽型金属氧化物半导体场效应管)是在vdmos(verticaldouble-diffusedmetaloxidesemiconductor，垂直双扩散金属氧化物半导体场效应晶体管)的基础上发展起来的。

现有技术中，为了减少芯片器件本身的功率损耗，通过减少器件的导通电阻来实现，同时为了提高功率器件的利用率，目前市面上其他功率器件类产品的元胞密度越来越高，对于trenchmos功率器件来说，如何保证元胞密度在元胞沟槽的最小间距和关键尺寸不受限，从而达到获取更低的特征导通电阻，这是目前低压产品在应用领域发展的趋势。

技术实现要素：

本发明实施例提供一种trenchmos功率器件及制备方法，用于降低器件导通电阻的同时，可以有效保障击穿电压。

本发明实施例提供一种trenchmos功率器件，包括：外延层，栅极沟槽和注入埋层；

所述栅极沟槽设置在所述外延层上；

所述注入埋层位于所述栅极沟槽的正下方，且与所述栅极沟槽的底部以及侧壁相接触，所述注入埋层包括n型埋层和p型埋层。

优选地，所述注入埋层从下至上包括n型埋层和p型埋层，且所述n型埋层将所述p型埋层包裹在内，所述n型埋层的上表面与位于所述外延层内的p型阱区的下表面不接触。

优选地，所述注入埋层从下至上包括p型埋层和n型埋层，且所述p型埋层将所述n型埋层包裹在内，所述p型埋层的上表面与位于所述外延层内的n型阱区的下表面不接触。

优选地，所述栅极沟槽上的栅极氧化层的厚度为265a～500a。

本发明实施例还提供一种trenchmos功率器件的制备方法，包括：

在外延层上表面淀积硬掩膜板以及光刻胶，通过刻蚀方法在所述外延层内形成有栅极沟槽；

将所述硬掩膜板上层的所述光刻胶去除，通过化学气相沉积方式在所述栅极沟槽内以及所述硬掩膜板上表面生成二氧化硅层；

通过离子注入和高温推进方式在所述栅极沟槽底部的外延层上形成注入埋层；

将位于所述栅极沟槽内的所述二氧化硅和位于所述外延层上表面的所述硬掩膜板和所述二氧化硅去除，在所述外延层上表面和所述栅极沟槽内生长栅极氧化层；

向所述栅极沟槽内淀积多晶硅层，通过离子注入方式在所述栅极沟槽之间形成阱区层和源极层，在所述阱区层上形成接触孔金属层，并通过所述接触孔金属层形成源极区金属层。

优选地，所述硬掩膜板厚度为2000a，所述二氧化硅层的厚度为200a～400a。

优选地，所述通过离子注入和高温推进方式在所述栅极沟槽底部的外延层上形成注入埋层，具体包括：

通过第一次离子注入和高温推进方式，在所述栅极沟槽底部以及所述栅极沟槽侧壁周围形成第一注入埋层；

通过第二次离子注入和高温推进方式，在所述第一注入埋层内形成第二高温注入埋层；其中，所述高温推进的温度为950摄氏度，高温推进时间为30min。

优选地，所述第一注入埋层为p型埋层时，则第二注入埋层为n型埋层；或者

所述第一注入埋层为n型埋层时，则第二注入埋层为p型埋层。

优选地，所述栅极氧化层的厚度为265a～500a。

优选地，所述通过离子注入方式在所述栅极沟槽之间形成阱区层和源极层，在所述阱区层上形成接触孔金属层，并通过所述接触孔金属层形成源极区金属层，具体包括：

通过第三次离子注入在所述栅极沟槽之间形成所述阱区层，通过第四次离子注入在所述阱区层上形成源极层；

通过淀积工艺在所述栅极沟槽上形成二氧化硅层和介质层，通过光刻工艺在所述二氧化硅层和所述介质层上形成接触孔金属层，在所述介质层上形成金属层，所述金属层通过所述接触孔金属层与所述阱区层相接触，形成源极区金属层。

本发明实施例提供了一种trenchmos功率器件及制备方法，该功率器件包括外延层，栅极沟槽和注入埋层；所述栅极沟槽设置在所述外延层上；所述注入埋层位于所述栅极沟槽的正下方，且与所述栅极沟槽的底部以及侧壁相接触，所述注入埋层包括n型埋层和p型埋层。传统的trenchmosfet导通时，在沟槽底部电场线密集会形成电场集中容易导致击穿电压较低，外延层的浓度和厚度是影响器件导通电阻和击穿电压的根本原因，外延层的浓度和厚度出现波动，会导致trenchmosfet产品参数不稳定，忽高忽低。本发明实施例提供的trenchmos功率器件，在沟槽底部即外延层内进行离子注入形成注入埋层可以调节击穿电压以及导通电阻，使产品参数处于一个比较稳定的状态；进一步地，注入埋层包括的n型埋层和p型埋层，其第一次形成的埋层与外延层具有相同的离子，可以提高了外延层离子浓度，降低了外延层的漂移电阻，从而降低器件整体的导通电阻；再者，第二次注入的离子与外延层具有相反的离子，可以降低沟槽底部电场线密集的现象，提高击穿电压。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种trenchmos功率器件结构示意图；

图2为本发明实施例提供的一种trenchmos功率器件制备流程示意图；

图3a为本发明实施例提供的栅极沟槽制备示意图；

图3b为本发明实施例提供牺牲氧化层制备示意图；

图3c为本发明实施例提供的注入埋层制备示意图；

图3d为本发明实施例提供的栅极氧化层制备示意图；

其中，衬底层～101，外延层～102，掩膜板～103，光刻胶～104，栅极沟槽～105，牺牲氧化层～106，第一注入埋层～107-1，第二注入埋层～107-2，栅极氧化层～108，多晶硅～109，阱区层～110，源区层～111，金属层接触孔～112。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1示例性的示出了本发明实施例提供的一种trenchmos功率器件结构示意图，如图1所示，该trenchmos功率器件主要包括外延层102，栅极沟槽105和注入埋层。

如图1所示，本发明实施例提供的一种trenchmos功率器件所包括的栅极沟槽105和注入埋层均设置在外延层102内，且注入埋层位于栅极沟槽105的正下方以及栅极沟槽105的侧壁周围。

具体地，如图1所示，本发明实施例提供的注入埋层包括n型埋层和p型埋层。一种情况为：当注入埋层从下至上包括n型埋层和p型埋层，且n型埋层将p型埋层包裹在内时，则n型埋层的上表面与位于外延层102内的p型阱区的下表面不接触；另一种情况为：当注入埋层从下至上包括p型埋层和n型埋层，且p型埋层将n型埋层包裹在内时，则p型埋层的上表面与位于外延层102内的n型阱区的下表面不接触。

如图1所示，图中栅极氧化层108位于栅极沟槽105内以及外延层102上表面，其中，栅极氧化层108侧厚度为265a～500a。

进一步地，在外延层102内设置有阱区层110，且阱区层110位于栅极沟槽105的两侧，需要说明的是，阱区层110的上表面源极区的下表面重合，且源极区的上表面与外延层102上表面重合。需要说明的是，在实际应用中，当阱区层110为p型阱区层110时，则源极区为n型源极区，相应地，注入埋层从下至上包括有n型埋层和p型埋层；当阱区层110为n型阱区层110时，则源极区为p型源极区，相应地，注入埋层从下至上包括有p型埋层和n型埋层。

如图1所示，在栅极沟槽105内从外至内依次沉积有栅极氧化层108和多晶硅109层，多晶硅109层的上表面与二氧化硅层相接触，二氧化硅层的上表面设置有介质层。

将trenchmos功率器件垂直放置后，源极金属层通过源极区金属层接触孔112与器件接触，具体地，在栅极沟槽105之间的阱区层110设置源极区金属层接触孔112，通过该源极区金属层接触孔112可以与源极金属层相接触。

综上所述，本发明实施例提供了一种trenchmos功率器件及制备方法，该功率器件包括外延层，栅极沟槽和注入埋层；所述栅极沟槽设置在所述外延层上；所述注入埋层位于所述栅极沟槽的正下方，且与所述栅极沟槽的底部以及侧壁相接触，所述注入埋层包括n型埋层和p型埋层。传统的trenchmosfet导通时，在沟槽底部电场线密集会形成电场集中容易导致击穿电压较低，外延层的浓度和厚度是影响器件导通电阻和击穿电压的根本原因，外延层的浓度和厚度出现波动，会导致trenchmosfet产品参数不稳定，忽高忽低。本发明实施例提供的trenchmos功率器件，在沟槽底部即外延层内进行离子注入形成注入埋层可以调节击穿电压以及导通电阻，使产品参数处于一个比较稳定的状态；进一步地，注入埋层包括的n型埋层和p型埋层，其第一次形成的埋层与外延层具有相同的离子，可以提高了外延层离子浓度，降低了外延层的漂移电阻，从而降低器件整体的导通电阻；再者，第二次注入的离子与外延层具有相反的离子，可以降低沟槽底部电场线密集的现象，提高击穿电压。

为了更清楚的介绍本发明实施例提供的trenchmos功率器件，以下介绍trenchmos功率器件的制备方法。

图2为本发明实施例提供的一种trenchmos功率器件制备流程示意图；

图3a为本发明实施例提供的栅极沟槽制备示意图；图3b为本发明实施例提供牺牲氧化层制备示意图；图3c为本发明实施例提供的注入埋层制备示意图；图3d为本发明实施例提供的栅极氧化层制备示意图。

以下以图2提供的制备方法流程示意图，结合图3a～图3d提供的制备示意图，来详细介绍trenchmos功率器件的制备方法，具体的，如图2所示，该方法主要包括以下步骤：

步骤21，在外延层上表面淀积硬掩膜板以及光刻胶，通过刻蚀方法在所述外延层内形成有栅极沟槽；

步骤22，将所述硬掩膜板上层的所述光刻胶去除，通过化学气相沉积方式在所述栅极沟槽内以及所述硬掩膜板上表面生成二氧化硅层；

步骤23，通过离子注入和高温推进方式在所述栅极沟槽底部的外延层上形成注入埋层；

步骤24，将位于所述栅极沟槽内的所述二氧化硅和位于所述外延层上表面的所述硬掩膜板和所述二氧化硅去除，在所述外延层上表面和所述栅极沟槽内生长栅极氧化层；

步骤25，向所述栅极沟槽内淀积多晶硅层，通过离子注入方式在所述栅极沟槽之间形成阱区层和源极层，在所述阱区层上形成接触孔金属层，并通过所述接触孔金属层形成源极区金属层。

在步骤21中，如图3a所示，先提供了一个衬底层101，然后在衬底层101上生长一层外延层102。在外延层102表面上生成硬掩膜板103，该掩膜板103作为栅极沟槽105刻蚀阻挡层，进一步地，通过光刻胶104及光刻胶104掩膜板103确定栅极沟槽105的位置，将曝光露出的硬掩模板刻蚀掉，去除光刻胶104，以硬掩膜板103作为刻蚀阻挡层，在外延层102上形式栅极沟槽105。

在步骤22中，如图3b所示，将外延层102上表面的光刻胶104去除，包括硬掩膜板103，通过化学气相沉积的方法在栅极沟槽105以及外延层102上表面生成一层二氧化硅层，该二氧化硅层作为栅极沟槽105底部离子注入是晶圆表面以及栅极沟槽105侧壁的阻挡层。对于传统的trenchmosfet器件，其制备工艺制程一定会有一层沟槽的光罩用来刻蚀出沟槽，而本发明实施例中正是利用这层光罩对沟槽底部进行离子注入，从而可以不增加额外的光罩成本。

在本发明实施例中，将二氧化硅层也称为牺牲氧化层106，该牺牲氧化层106的厚度介于200a～400a之间。

在步骤23中，如图3c所示，利用二氧化硅层和硬掩膜板103作为外延层102表面以及栅极沟槽105侧壁的阻挡层，将杂质离子第一次注入到栅极沟槽105的底部的外延层102中，在栅极沟槽105底部的外延层102形成掺杂区，并通过高温推进激活杂质离子，从而在栅极沟槽105底部的外延层102内形成第一注入埋层107-1；进一步地，通过第二次离子注入的方式将杂质离子注入到栅极沟槽105底部的第一注入埋层107-1内，并通过高温推进激活杂质离子，在第一注入埋层107-1内形成第二注入埋层107-2。在实际应用中，因为离子注入都是在晶圆表面进行注入，当只想要在沟槽底部注入时，就需要一层阻挡层来阻挡不需要注入的地方。在本发明实施例中，晶圆表面设置有较厚的硬掩膜板103，其可以阻挡离子的注入，再者，栅极沟槽105内的牺牲氧化层106可以阻挡沟槽侧壁的离子注入。由于硬掩膜板103和牺牲氧化层106也是传统的trenchmosfet的工艺制程的工艺步骤，而本发明实施例中，两次离子注入时均可以利用硬掩膜板103和牺牲氧化层106作为注入的阻挡层，从而入可以节约工艺成本。

需要说明的是，该高温推进的温度为950摄氏度，相应的，高温推进时间为30min。

在实际应用中，若第一次离子注入在栅极沟槽105底部的外延层102内形成的第一注入埋层107-1为p型埋层时，则第二次离子注入在第二注入埋层107-2内形成n型埋层；相应地，若第一次注入在栅极沟槽105底部的外延层102内形成的第一注入埋层107-1为n型埋层时，则第二次离子注入在第二注入埋层107-2内形成p型埋层。

在步骤24中，如图3d所示，将栅极沟槽105内的二氧化硅层和位于外延层102上表面的硬掩膜板103和二氧化硅层去除，在外延层102上表面以及栅极沟槽105内生成栅极氧化层108，该栅极氧化层108的厚度为265a～500a。

在步骤25中，在栅极沟槽105内淀积多晶硅109层，多晶硅109层将栅极沟槽105填满单并未延伸出位于外延层102表面的栅极氧化层108的上表面。然后通过第三次注入方式在位于栅极沟槽105两侧的外延层102内形成阱区层110，通过第四次注入方式在位于栅极沟槽105两侧的阱区层110内形成源极区。

进一步地，在外延层102上表面沉积一层二氧化硅层和绝缘介质层，通过刻蚀和填充的方式在二氧化硅层和绝缘介质层上形成接触孔。进一步地，在绝缘介质层上表面溅射一层金属层，接触孔的一端与金属层相接触，另一端与阱区层110相接触，从而形成源极金属层。进一步地，在衬底层101的下表面蒸镀一层金属层从而形成漏极区金属层。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。